Семейство микроконтроллеров MSP430X1XX, руководство пользователя (2004)
.pdfРаздел XIV. |
Периферийный интерфейс USART, режим SPI |
|
|
|
SWRST USPIEx*URXEIE URXWIE |
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
SYNC= 1 |
FE PE OE BRK |
|
Управление приемом |
URXIFGx* |
|
|
|
||||
Статус приема |
Буфер приема UxRXBUF |
LISTEN |
MM |
SYNC |
||||||
|
|
|
|
|
|
|
0 |
1 |
1 |
SOMI |
RXERR |
RXWAKE |
Сдвиговый режим приемника |
|
|
||||||
|
|
|
|
|||||||
|
|
|
|
|
|
|
1 |
0 |
0 |
|
|
SSEL1 SSEL0 SP |
CHAR |
PEV |
PENA |
|
|
1 |
URXD |
||
UCLKI |
00 |
|
Генератор скорости |
UCLKS |
|
0 |
|
|||
|
|
|
STE |
|||||||
|
передачи |
|
|
|
||||||
ACLK |
01 |
|
|
|
|
|
||||
Прескалер/Делитель UxBRx |
|
|
|
|
||||||
SMCLK |
10 |
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|||
SMCLK |
11 |
|
Модулятор UxMCTL |
|
|
|
UTXD |
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
SP |
CHAR |
PEV |
PENA |
|
|
|
|
|
|
WUT |
|
Сдвиговый режим |
|
|
1 |
1 |
SIMO |
|
|
|
|
|
|
|
|||||
|
|
|
передачи |
|
|
|
||||
|
|
|
|
|
|
|
|
|
||
|
|
TXWAKE |
Буфер передачи UxTXBUF |
|
0 |
0 |
|
|||
|
|
|
|
|
||||||
|
|
|
|
|
|
|||||
|
|
UTXIFGx* |
|
|
|
|
|
|
|
|
|
|
|
Управление передачей |
|
|
|
|
|||
|
|
|
|
|
|
|
SYNC CKPH CKPL |
|
|
|
|
|
|
SWRST USPIEx* TXEPT |
STC |
|
|
|
UCLK |
||
|
|
|
|
UCLKI |
|
|
Фаза тактирования |
|
|
|
|
|
|
|
|
|
|
и полярность |
|
|
|
* См. справочное руководство конкретного устройства для определения расположения SPR
Рис. 14-1. Блок-схема USART в режиме SPI
•UCLK Тактирование USART SPI Режим ведущего: UCLK – выход Режим ведомого: UCLK – вход
•STE Разрешение передачи ведомого. Используется в 4-выводном режиме, когда на одной шине может быть много ведущих. Не применяется в 3-выводном режиме.
4-х выводной режим ведущего:
Когда STE имеет высокий уровень, SIMO и UCLK работают как обычно. Когда STE имеет низкий уровень, SIMO и UCLK устанавливаются на направление ввода.
Библиотека Компэла |
|
251 |
|
MSP430x1xxFamily
4-х выводной режим ведомого:
Когда STE имеет высокий уровень, функционирование RX/TX ведомого отключено и SOMI принудительно устанавливается на направление ввода. Когда STE имеет низкий уровень, функционирование RX/TX ведомого разрешено и SOMI работает как обычно.
14.2.1. Инициализация USART и сброс
USART сбрасывается сигналом PUC или битом SWRST. После PUC бит SWRST автоматически устанавливается, оставляя USART в состоянии сброса. Когда он установлен, бит SWRST сбрасывает биты URXIEx, UTXIEx, URXIFGx, OE, FE и устанавливает флаг UTXIFGx. Бит USPIEx не изменяется битом SWRST. Для работы USART необходимо очистить SWRST. См. также раздел «Модуль USART, режим I2C» для USART0, когда он реконфигурируется из режима I2C в режим SPI.
Примечание: Инициализация и реконфигурирование модуля USART
Для инициализации/реконфигурирования USART необходим следующий процесс:
1)Установить SWRST (BIS.B #SWRST,&UxCTL)
2)Инициализировать все регистры USART установкой SWRST=1 (включая
UxCTL)
3)Включить модуль USART через MEx SFRs (USPIEx)
4)Программно очистить SWRST (BIC.B #SWRST,&UxCTL)
5)Разрешить прерывания (если необходимо) через IEx SFRs (URXIEx и/или UTXIEx)
Невыполнение этих действий может привести к непредсказуемому поведению USART.
14.2.2.Режим ведущего
На рис. 14-2 показан USART в качестве мастера в обеих 3-х и 4-х выводных конфигурациях. USART инициализирует передачу данных, когда данные перемещаются в буфер передачи данных UxTXBUF. Данные UxTXBUF перемещаются в сдвиговый регистр TX, когда сдвиговый регистр TX пуст, инициируя передачу данных на SIMO, начиная со старшего разряда. Данные на SOMI сдвигаются в сдвиговый регистр приема по противоположному тактовому фронту, начиная со старшего разряда. Когда символ принят, принятые данные перемещены из сдвигового регистра RX в буфер принятых данных UxRXBUF, флаг прерывания приема URXIFGx установлен, указывая завершение операции RX/TX.
Установка флага прерывания передачи UTXIFGx указывает, что данные перемещены из UxTXBUF в сдвиговый регистр TX и UxTXBUF готов для поступления новых данных. Это не указывает на завершение операции RX/TX.
252 |
|
Библиотека Компэла |
|
Раздел XIV. |
|
|
Периферийный интерфейс USART, режим SPI |
||
|
|
Ведущий |
SIMO |
SIMO |
Ведомый |
Буфер приема UxRXBUF |
Буфер передачи UxTXBUF |
Буфер приема SPI |
|||
|
|
|
Px.x |
STE |
|
|
|
|
STE |
SS |
|
|
|
|
|
Port.x |
|
Сдвиговый регистр |
Сдвиговый регистр SOMI |
SOMI Сдвиговый регистр |
|||
приема |
|
передачи |
|
|
данных (DSR) |
MSB |
LSB |
MSB |
LSB |
MSB |
LSB |
|
|
|
UCLK |
SCLK |
|
|
MSP430 USART |
|
Обычный SPI |
Рис. 14-2. USART – ведущий, внешнее устройство – ведомое
Чтобы принимать данные в USART в режиме ведущего, данные должны быть записаны в UxTXBUF, поскольку операции приема и передачи выполняются одновременно.
4-х выводной режим ведущего SPI
В 4-х выводном режиме ведущего STE используется для предотвращения конфликтов с другим ведущим. Ведущий функционирует нормально, когда STE имеет высокий уровень. Когда у STE низкий уровень:
•SIMO и UCLK установлены на ввод и более не управляют шиной
•Установлен бит ошибки FE, что указывает на нарушение целостности связи, которое будет обработано пользователем
Сигнал STE низкого уровня не сбрасывает модуль USART. Входной сигнал STE не используется в 3-х выводном режиме ведущего.
14.2.3. Режим ведомого
На рис. 14-3 показан USART в качестве ведомого в обеих 3-х и 4-х выводных конфигурациях. UCLK используется как вход для тактирования SPI и должен управляться внешним ведущим. Скорость передачи данных определяется этим тактовым сигналом и не зависит от внутреннего генератора скорости передачи. Данные записываются в UxTXBUF и перемещаются в сдвиговый регистр TX до старта передачи UCLK на SOMI. Данные на SIMO сдвигаются в сдвиговый регистр приема по противоположному фронту UCLK и перемещаются в UxRXBUF, когда принято заданное количество бит. Когда данные перемещаются из сдвигового регистра RX в UxRXBUF, устанавливается флаг прерывания URXIFGx, указывая, что данные были приняты. Бит ошибки переполнения OE устанавливается, когда предыдущие принятые данные не были прочитаны из UxRXBUF до перемещения новых данных в UxRXBUF.
Библиотека Компэла |
|
253 |
|
|
|
|
|
|
|
MSP430x1xxFamily |
|
|
Ведущий |
SIMO |
SIMO |
|
Ведомый |
|
|
Буфер приема SPI |
|
Буфер передачи UxTXBUF |
Буфер приема UxRXBUF |
||||
|
|
Px.x |
STE |
|
|
|
|
|
|
STE |
SS |
|
|
|
|
|
|
|
Port.x |
|
|
|
|
Сдвиговый регистр |
SOMI |
SOMI |
Сдвиговый регистр |
Сдвиговый регистр |
|||
данных DSR |
|
|
передачи |
приема |
|
||
MSB |
LSB |
|
|
MSB |
LSB |
MSB |
LSB |
|
SCLK |
UCLK |
|
|
|
||
Обычный SPI |
|
|
|
MSP430 USART |
|
||
|
Рис. 14-3. USART – ведомый, внешнее устройство – ведущее |
|
4-х выводной режим ведомого SPI
В 4-х выводном режиме ведущего STE используется ведомым для разрешения операций передачи и приема и управляется ведущим SPI. Когда STE имеет низкий уровень, ведомый работает нормально. Когда у STE высокий уровень:
•Любая выполняющаяся операция приема на SIMO останавливается
•SOMI устанавливается на направление ввода
Высокий уровень сигнала STE не сбрасывает модуль USART. Входной сигнал STE не используется в 3-х выводном режиме ведомого.
14.2.4. Включение SPI
Бит включения USPIEx передачи/приема SPI включает или отключает USART в режиме SPI. Когда USPIEx=0, USART останавливает работу после завершения текущей передачи или немедленно, если действий не выполнялось.
USPIEx = 0 |
Данные не записаны |
Не завершено |
|||
|
в буфер переноса |
|
|
|
|
USPIEx = 1 |
Состояние |
USPIEx = 1 |
|
|
Условия обработки |
Передача |
простоя |
Передача |
|||
запрещена |
(передатчик |
данные |
выполняется |
прерывания |
|
USPIEx = 0 |
включен) |
записаны |
|
|
|
|
|
в буфер передачи |
|
|
Символ |
SWRST |
|
USPIEx = 1 |
|
передан |
|
PUC |
|
|
|
||
|
|
|
|
|
|
USPIEx = 0, последнее |
|
|
|
|
|
содержимое буфера передано |
|
|
|
|
|
Рис. 14-4. Разрешение передачи в режиме ведущего |
|||||
254 |
|
|
|
|
Библиотека Компэла |
Раздел XIV. |
Периферийный интерфейс USART, режим SPI |
Сигнал PUC или установка бита SWRST отключают USART немедленно, при этом любая выполняющаяся передача прерывается.
Разрешение передачи
Когда USPIEx=0, любая последующая запись в UxTXBUF не приводит к передаче. Данные, записанные в UxTXBUF начнут передаваться, когда USPIEx=1 и активен источник BRCLK. На рис. 14-4 и рис. 14-5 показаны диаграммы состояний при разрешении передачи.
USPIEx = 0 |
Нет тактирования UCLK |
Не завершено |
||||
USPIEx = 1 |
Состояние |
USPIEx = 1 |
|
|
Условия обработки |
|
Передача |
простоя |
Передача |
||||
|
прерывания |
|||||
запрещена |
(передатчик |
используется |
выполняется |
|||
USPIEx = 0 |
включен) |
внешнее |
|
|
Символ |
|
|
|
тактирование |
|
|
||
SWRST |
|
USPIEx = 1 |
|
|
передан |
|
PUC |
|
|
|
|
||
|
|
|
|
|
USPIEx = 0
Рис. 14-5. Диаграмма состояний разрешения передачи ведомого
Разрешение приема
Диаграммы состояний разрешения приема SPI показаны на рис. 14-6 и рис. 14-7. Когда USPIEx=0, UCLK не сдвигает данные в сдвиговый регистр RX.
USPIEx = 0 |
Данные не записаны |
|
Не завершено |
||
|
в UxTXBUF |
|
|
||
USPIEx = 1 |
Состояние |
USPIEx = 1 |
Прием |
Условия обработки |
|
Прием |
ожидания |
||||
запрещен |
(приемник |
данные |
полного |
прерывания |
|
символа |
|||||
USPIEx = 0 |
включен) |
записаны |
|
||
|
|
||||
|
|
в UxTXBUF |
|
Символ |
|
SWRST |
|
USPIEx = 1 |
принят |
||
|
|
||||
PUC |
|
|
|
|
USPIEx = 0
Рис. 14-6. Диаграмма состояний разрешения приема в режиме ведущего SPI
14.2.5. Управление последовательным тактированием
Сигнал UCLK на шине SPI обеспечивается ведущим. Когда MM=1, BITCLK обеспечивается генератором скорости передачи USART на выводе UCLK, как
Библиотека Компэла |
|
255 |
|
|
|
|
|
MSP430x1xxFamily |
|
USPIEx = 0 |
Нет тактирования UCLK |
Не завершено |
|||
USPIEx = 1 |
Состояние |
USPIEx = 1 |
Прием |
Условия обработки |
|
Прием |
ожидания |
||||
|
полного |
прерывания |
|||
запрещен |
(приемник |
|
|||
USPIEx = 0 |
включен) |
символа |
|
||
|
|
|
|||
|
|
|
|
Символ |
|
SWRST |
|
USPIEx = 1 |
|
принят |
|
|
|
|
PUC
USPIEx = 0
Рис. 14-7. Диаграмма состояний разрешения приема ведомым SPI
показано на рис. 14-8. Когда MM=0, тактирование USART на выводе UCLK обеспечивается ведущим, генератор скорости передачи не используется, а значения битов SSELx не учитываются. Приемник и передатчик SPI работают параллельно и используют одинаковый источник тактирования для передачи данных.
SSEL1 SSEL0 N = 215 ... |
28 |
27 |
... |
20 |
|
|||
UCLKI |
|
|
UxBR1 |
|
UxBR0 |
|
|
|
00 |
BRCLK |
8 |
|
|
8 |
|
|
|
ACLK |
01 |
|
|
|
|
|||
16•разрядный счетчик R |
|
|
||||||
SMCLK |
10 |
|
|
|
||||
|
Q15 ............ |
Q0 |
|
|
||||
SMCLK |
11 |
|
Перекл. |
|
||||
|
|
|
Сравнение (0 или 1) |
|
FF |
BITCLK |
||
|
|
|
Сдвиговый регистр |
|
R |
|
||
|
|
|
R |
|
|
|||
|
|
|
модуляции данных |
|
|
|||
|
|
|
(первый млад. разряд) |
|
|
|||
|
|
|
mX |
m7 |
8 m0 |
|
|
|
|
|
|
|
UxMCTL |
|
Начальный разряд |
|
|
|
|
|
|
|
|
|
||
|
|
Рис. 14-8. Генератор скорости передачи SPI |
|
16-разрядное значение UxBR0+UxBR1 представляет собой коэффициент деления источника тактирования USART – BRCLK. Максимальная скорость передачи, генерируемая в режиме ведущего равна BRCLK/2. Модулятор в генераторе скорости передачи USART не используется в режиме SPI, рекомендуется устанавливать его значение равным 000h. Частота UCLK определяется так:
Скорость передачи = BRCLK/UxBR, где UxBR = [UxBR1, UxBR0]
256 |
|
Библиотека Компэла |
|
Раздел XIV. |
Периферийный интерфейс USART, режим SPI |
Полярность и фаза последовательного тактирования
Полярность и фаза UCLK раздельно конфигурируются через управляющие биты CKPL и CKPH модуля USART. Синхронизация для каждого случая показана на рис. 14-9.
|
|
Номер |
|
|
|
|
|
|
|
|
CKPH CKPL |
цикла |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
|
0 |
0 |
UCLK |
|
|
|
|
|
|
|
|
0 1 UCLK
1 0 UCLK
11 UCLK
0 |
Х |
SIMO/ |
MSB |
LSB |
|
SOMI |
|||||
|
|
|
|
||
1 |
Х |
SIMO/ |
MSB |
LSB |
|
|
|
SOMI |
|
|
Перемещение в UxTXBUF
Элементы выборок RX
Рис. 14-9. Синхронизация USART SPI
14.2.6. Прерывания SPI
SPI имеет один вектор прерывания для передачи и один вектор прерывания для приема.
Работа прерывания SPI при передаче
Флаг прерывания UTXIFGx устанавливается передатчиком для указания, что UxTXBUF готов к приему другого символа. Запрос прерывания генерируется, если также установлены флаги UTXIEx и GIE. UTXIFGx автоматически сбрасывается, если запрос прерывания обработан или если символ записан в UxTXBUF.
UTXIFGx устанавливается после PUC или когда SWRST=1. UTXIEx сбрасывается после PUC или когда SWRST=1. Это показано на рис. 14-10.
Примечание: запись в UxTXBUF в режиме SPI
Запись данных в UxTXBUF, когда UTXIFGx=0 и USPIEx=1 может привести к ошибочной передаче данных.
Работа прерывания SPI при приеме
Флаг прерывания URXIFGx устанавливается каждый раз, когда символ принят и загружен в UxRXBUF, как показано на рис. 14-11 и 14-12. Запрос пре-
Библиотека Компэла |
|
257 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
MSP430x1xxFamily |
|
|
|
|
|
|
|
UTXIEx |
|
|
|
|||
|
|
|
|
|
|
Q |
|
|
SYNC = 1 |
||||
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
Clear |
|
|
|
|
|
|
|
|||
PUC или SWRST |
|
|
|
|
|
|
|
|
|
|
|
Запрос обработки |
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
Set |
UTXIFGx |
|
|
|
||||||
V CC |
|
|
|
|
прерывания |
||||||||
|
D Q |
|
|
|
|
|
|
||||||
|
|
|
|
|
|
||||||||
Символ перемещен из |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
буфера в сдвиговый |
|
Clear |
|
SWRST |
|
|
|
||||||
регистр |
|
|
|
|
|
||||||||
|
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
Данные перемещены в UxTXBUF |
|||||
|
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
IRQA |
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
Рис. 14-10. Функционирование прерывания при передаче
рывания генерируется, если также установлены флаги URXIEx и GIE. URXIFGx и URXIEx сбрасываются сигналом системного сброса PUC или когда SWRST=1. URXIFGx сбрасывается автоматически, если ожидаемое прерывание обработано или когда UxRXBUF прочитан. Это показано на рис. 14-11 и рис. 14-12.
|
SYNC |
|
SYNC = 1 |
Правильный стартовый бит |
URXS |
||
Принят полный символ |
|
|
|
|
URXSE |
|
|
Из URXD |
|
Clear |
|
PE |
|
URXIEx |
Запрос обработки |
|
|
прерывания |
|
FE |
|
|
|
|
|
|
|
BRK |
URXEIE |
(S) |
|
|
URXIFGx |
|
|
|
|
|
|
URXWIE |
|
Clear |
|
RXWAKE |
|
SWRST |
|
|
|
||
|
|
|
|
|
|
Символ принят |
PUC |
|
|
Чтение UxRXBUF |
|
|
|
|
|
|
|
|
URXSE |
|
|
|
IRQA |
Рис. 14-11. Функционирование прерывания при приеме
14.3. Регистры USART: режим SPI
Регистры USART, показанные в таблице 14-1 и таблице 14-2, структурированы побайтно, поэтому доступ к ним необходимо выполнять с помощью команд работы с байтами.
258 |
|
Библиотека Компэла |
|
Раздел XIV. |
|
|
Периферийный интерфейс USART, режим SPI |
|||||
|
SWRST = 1 |
|
|
|
|
|
|
|
Ожидание |
URXIFGx = 0 |
|
|
|
|
|
|
|
следующего |
|
|
|
|
|
|
||
|
URXIEx = 0 |
SWRST = 1 |
|
|
|
|||
старта |
|
|
|
|
||||
Прием символа |
|
PUC |
|
|
USPIEx = 0 |
|
|
|
USPIEx = 0 |
|
|
|
Начата |
||||
Прием |
|
|
|
|
|
|
|
|
USPIEx = 1 |
URXIFGx = 1 |
USPIEx = 1 и |
обработка |
|||||
символа |
|
|
URXIEx = 1 и |
прерывания |
||||
завершен |
|
|
|
|
|
GIE = 0 |
||
|
|
|
|
|
GIE = 1 и |
|||
|
|
|
|
|
|
URXIFGx = 0 |
||
|
|
|
|
|
GIE = 0 |
правильный |
||
|
|
|
|
|
|
|||
|
|
|
|
|
|
приоритет |
|
|
|
|
|
Приоритет |
|
|
|
||
|
|
|
|
очень |
|
|
|
|
|
|
|
маленький |
|
|
|
||
Рис. 14-12. Диаграмма состояний прерывания при приеме |
||||||||
|
Таблица 14-1. Регистры управления и статуса USART0 |
|||||||
|
|
|
|
|
|
|
|
|
Регистр |
|
Краткое |
|
|
Тип регистра |
Адрес |
Исходное |
|
|
обозначение |
|
состояние |
|||||
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
||
Регистр управления USART |
U0CTL |
|
|
Чтение/запись |
070h |
001h после PUC |
||
|
|
|
|
|
|
|
||
Регистр управления передачей |
U0TCTL |
|
|
Чтение/запись |
071h |
001h после PUC |
||
|
|
|
|
|
|
|
||
Регистр управления приемом |
U0RCTL |
|
|
Чтение/запись |
072h |
000h после PUC |
||
|
|
|
|
|
|
|
||
Регистр управления модуляцией |
U0MCTL |
|
|
Чтение/запись |
073h |
Не изменяется |
||
|
|
|
|
|
|
|
|
|
Регистр 0 управления скоро- |
U0BR0 |
|
|
Чтение/запись |
074h |
Не изменяется |
||
стью передачи |
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Регистр 1 управления скоро- |
U0BR1 |
|
|
Чтение/запись |
075h |
Не изменяется |
||
стью передачи |
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Регистр буфера приема |
U0RXBUF |
|
|
Чтение |
|
076h |
Не изменяется |
|
|
|
|
|
|
|
|
||
Регистр буфера передачи |
U0TXBUF |
|
|
Чтение/запись |
077h |
Не изменяется |
||
|
|
|
|
|
|
|
|
|
Регистр 1 включения модуля |
ME1 |
|
|
Чтение/запись |
004h |
000h после PUC |
||
SFR* |
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Регистр 1 разрешения прерыва- |
IE1 |
|
|
Чтение/запись |
000h |
000h после PUC |
||
ния SFR* |
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Регистр 1 флага прерывания |
IFG1 |
|
|
Чтение/запись |
002h |
082h после PUC |
||
SFR* |
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
* Не применимо к устройствам MSP430x12xx. См. описания регистров для выяснения расположения регистров и бит в этих устройствах.
Библиотека Компэла |
|
259 |
|
MSP430x1xxFamily
Таблица 14-2. Регистры управления и статуса USART1
Регистр |
Краткое |
Тип |
Адрес |
Исходное |
|
обозначение |
регистра |
состояние |
|||
|
|
||||
Регистр управления USART |
U1CTL |
Чтение/запись |
078h |
001h после PUC |
|
Регистр управления передачей |
U1TCTL |
Чтение/запись |
079h |
001h после PUC |
|
Регистр управления приемом |
U1RCTL |
Чтение/запись |
07Ah |
000h после PUC |
|
Регистр управления модуляцией |
U1MCTL |
Чтение/запись |
07Bh |
Не изменяется |
|
Регистр 0 управления скоро- |
U1BR0 |
Чтение/запись |
07Ch |
Не изменяется |
|
стью передачи |
|||||
|
|
|
|
||
Регистр 1 управления скоро- |
U1BR1 |
Чтение/запись |
07Dh |
Не изменяется |
|
стью передачи |
|||||
|
|
|
|
||
Регистр буфера приема |
U1RXBUF |
Чтение |
07Eh |
Не изменяется |
|
Регистр буфера передачи |
U1TXBUF |
Чтение/запись |
07Fh |
Не изменяется |
|
Регистр 2 включения модуля |
ME2 |
Чтение/запись |
005h |
000h после PUC |
|
SFR |
|||||
|
|
|
|
||
Регистр 2 разрешения преры- |
IE2 |
Чтение/запись |
001h |
000h после PUC |
|
вания SFR |
|||||
|
|
|
|
||
Регистр 2 флага прерывания |
IFG2 |
Чтение/запись |
003h |
020h после PUC |
|
SFR |
|||||
|
|
|
|
Примечание: Изменение битов SFR
Чтобы избежать изменения управляющих битов другими модулями, рекомендуется устанавливать или очищать биты IEx и IFGx с помощью команд BIS.B или BIC.B вместо команд MOV.B или CLR.B.
UxCTL, регистр управления USART
7 |
|
|
6 |
|
5 |
|
|
4 |
|
3 |
2 |
|
1 |
0 |
|
||
|
Не |
|
Не |
|
I2C* |
|
CHAR |
|
LISTEN |
SYNC |
|
MM |
SWRST |
|
|||
|
используется |
используется |
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
rw•0 |
rw•0 |
rw•0 |
rw•0 |
rw•0 |
rw•0 |
rw•0 |
rw•1 |
|||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Не |
Биты 7-6 |
|
Не используются |
|
|
|
|
|
|
|||||||
|
используется |
|
|
|
|
|
|
|
|||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
Включение режима I2C. Этот бит позволяет выбрать режим I2C или |
||||||||||
|
I2C* |
Бит 5 |
|
SPI, когда SYNC=1. |
|
|
|
|
|
|
|||||||
|
|
0 |
– Режим SPI |
|
|
|
|
|
|
||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
1 |
– Режим I2C |
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
Длина символа |
|
|
|
|
|
|
||||
|
CHAR |
Бит 4 |
|
0 |
– 7-разрядные данные |
|
|
|
|
|
|||||||
|
|
|
|
|
|
|
1 |
– 8-разрядные данные |
|
|
|
|
|
||||
|
|
|
|
|
|
|
Включение прослушивания. Бит LISTEN включает режим обратной |
||||||||||
|
|
|
|
|
|
|
петли. |
|
|
|
|
|
|
|
|
||
|
LISTEN |
Бит 3 |
|
0 |
– Отключен |
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
1 |
– Включен. Сигнал передачи внутренне подключается назад к |
|||||||||
|
|
|
|
|
|
|
приемнику. |
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Библиотека Компэла |
||
260 |
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|