фоэ, 2ч

VT1 подключается параллельно участку база-эмиттер VT 2. Напряжение базаэмиттер VT 2 станет равно напряжению на конденсаторе, т.е. скачком уменьшается. Этим напряжением транзистор VT 2 поддерживается в закрытом состоянии.

Далее конденсатор C1 разряжается (стремясь перезарядиться) по цепи

+ EК → RБ2 →С1 →VT1 → .

Величина напряжения на нем, а следовательно, и на базе VT 2 уменьшается экспоненциально с постоянной времени τр =C1RБ2 .

Конденсатор C2 в это время заряжается по цепи

+EК → RК2 →С2 → rБЭ1 →

спостоянной времени τзар =C2RК2 до напряжения, примерно равного EК . Напряжение на коллекторе транзистора VT 2 с постоянной времени τзар изме-

няется до EК (cм. рис. 9.2 б).

Заряд C2 обычно происходит в несколько раз быстрее разряда C1 и заканчивается раньше, чем транзистор VT 2 начнет открываться. Транзистор VT 2 начнет открываться в тот момент, когда напряжение на его базе за счет разряда конденсатора C1 станет положительным, равным порогу отпирания транзистора.

При отпирании VT 2 ранее заряженный конденсатор C2 подключается параллельно к участку база-эмиттер VT1, и напряжением на конденсаторе C2 транзистор VT1 закрывается. Схема переходит во второе состояние квазиравновесия.

Второе состояние квазиравновесия характеризуется двумя процессами:

1)зарядом конденсатора C1 по цепи

+Eк → Rк1 → С1 → rбэ2 → с τзар =C1RК1 ,

2)разрядом конденсатора C2 по цепи

+ Eк → Rб1 → С2 →VT 2 → . с τр =C2RБ1 ,

причем τр >τзар . По мере разряда величина напряжения на конденсаторе C2,

а значит, и на базе VT1 убывает, а как только экспонента разряда пересечет нулевую ось, напряжение на базе VT1 станет положительным и VT1 начнет открываться, вызывая запирание VT 2 Схема перейдет в первое состояние квазиравновесия.

30

+Ek

Uвых

а)

Uk1

Uб1

t

Uk2

б)

Рис. 9.2

31

Период генерируемых импульсов равен

или без учета токаIК0

T =tкв1 +tкв2 = 0,7С1RБ2 +0,7С2RБ1 (*).

Для изменения частоты (периода) и скважности генерируемых импульсов следует изменять хронирующие элементы схемы C и RБ . Например, увеличение емкости C1 приводит к увеличению длительности состояния tкв1 , а длительность tкв2 остается неизменной. Период и скважность генерируемых им-

пульсов возрастают.

В симметричном мультивибраторе

Rк1 = Rк2 , Rб1 = Rб2 , С1 =С2,

и период выходных импульсов равен

T=tкв1 +tкв2 =1,4СRБ .

9.3.Порядок выполнения работы

Для выполнения лабораторной работы используется базовый блок, лабораторный макет, 7 проводников, транзисторы КТ503Д – 2 шт., резисторы 1,2 кОм – 2 шт., резисторы 20 кОм – 2 шт, резисторы 33 кОм –1 шт, конденсаторы 1000 пФ – 1 шт, конденсаторы 0,1 мкФ – 2 шт, двухлучевой осциллограф.

9.3.1. На лабораторном макете соберите схему симметричного автоколебательного мультивибратора, рис. 9.3. К гнездам 46(+) и 49(–) подключите ис-

32

точник питания ИН2, соедините гнезда 27 и 24, 23 и 28, 25 и 46, к гнездам 16 и 6 подключите один вход осциллографа, а к 34 и 49 другой вход осциллографа.

9.3.2.На осциллографе ручки усиления установите в положение 5 В/дел. для обоих лучей, а ручку развертки –0,1 или 0,2 ms/дел. Включите осциллограф

ибазовый блок и добейтесь устойчивого изображения на экране осциллографа.

9.3.3На базовом блоке ручкой регулировки источника напряжения ИН2 установите амплитуду импульсов на коллекторах транзисторов 10 В.

Рис. 9.3

9.3.4.Зарисуйте схему, эпюры напряжений на коллекторах транзисторов

вгнездах 11 и 40, а далее на базах, подключая последовательно второй вход осциллографа к гнездам 23 и 27, зарисуйте осциллограммы напряжений соответственно на базе второго и базе первого транзисторов, совмещая их во времени с первыми двумя осциллограммами. Определите положение нулевой оси для коллекторных и базовых напряжений, определите амплитуду выходных импульсов.

9.3.5.Измерьте с помощью осциллографа длительности обоих состояний квазиравновесия, период и сравните их с рассчитанными по формуле *).

9.3.6.Измените один из хронирующих параметров схемы мультивибратора и повторите пункт 9.3.4 и 9.3.5.

9.4.Выполнение работы с использованием программы моделирования электронных устройств “Electronics Workbench”.

9.4.1.Соберите схему для исследования автоколебательного мультивибратора, изображенную на рис. 9.4.

9.4.2.Активизируйте схему. Срисуйте с экрана осциллографа временные зависимости напряжений на базе и коллекторе транзистора. Используя маркеры осциллографа, определите амплитуду, период и длительность выходных им-

33

пульсов. Рассчитайте период и длительность выходных импульсов по формулам и с сравните полученные значения с измеренными. Сделайте выводы.

Рис.9.4

9.4.3.Исследуйте влияние параметров элементов схемы на период и длительность выходных импульсов, для чего повторите действия п. 9.4.2 с значениями R3 и R4 68 кОм, а затем R3 68 кОм и R4 47 кОм и R3 47 кОм и R4 68 кОм. Сделайте выводы.

9.4.4.Измените напряжение источника питания на 5 вольт. Установите первоначальные значения сопротивлений резисторов R3 и R4 47 кОм. Повторите действия п. 9.4.2. Сделайте выводы.

Рис.9.5

34

9.4.5. Для исследования ждущего мультивибратора (одновибратора) соберите схему, изображенную на рис. 9.5. Здесь генератор импульсов RU и диод VD1 образуют цепь запуска одновибратора.

9.4.6.Установите сопротивление переменного резистора регулировки длительности импульса 50%. Активизируйте схему. Срисуйте с экрана осциллографа временные зависимости напряжения запуска и выходного напряжения,

атакже определите параметры выходного импульса. Рассчитайте длительность выходного импульса по формуле и сравните полученное значение с измеренным.

9.4.7.Повторите измерения при сопротивлении регулятора длительности импульса R 0% и 80% . Сделайте выводы.

9.4.8.Установите частоту генератора импульсов запуска RU 200 Гц. Повторите измерения пп. 9.4.6 - 9.4.7. Сделайте выводы.

9.5.Содержание отчета

Вотчете приведите схему мультивибратора в автоколебательном режиме

суказанием номинальных значений элементов, осциллограммы напряжений, снятых в пункте 9.3.4 и 9.3.6. (все осциллограммы разместите на одной странице). Рассчитайте условия насыщения транзисторов, период и частоту выходных импульсов для пунктов 9.3.4. и 9.3.6., сделайте выводы. В выводах объясните, почему форма выходных импульсов отличается от идеально прямоугольной, почему расчетные значения длительностей отличаются от измеренных.

Контрольные вопросы

1.Назовите основные режимы работы мультивибратора.

2.Изобразите схему ждущего мультивибратора с эмиттерной связью и диаграммы напряжений на коллекторах и базах транзисторов.

3.От каких элементов схемы зависит длительность генерируемого им-

пульса?

4.Какие физические процессы протекают в каждом состоянии квазиравновесия в автоколебательном мультивибраторе?

5.Изобразите схему автоколебательного мультивибратора и диаграммы напряжений на коллекторах и базах транзисторов.

6.Какие физические процессы протекают в каждом состоянии квазиравновесия в автоколебательном мультивибраторе?

7.От чего зависят амплитуда, период (частота), скважность импульсов на выходе мультивибратора?

8.Чем объясняется неидеальность формы выходных импульсов, формируемых мультивибратором?

35

ЛАБОРАТОРНАЯ РАБОТА №10

ИССЛЕДОВАНИЕ ИНТЕГРАЛЬНЫХ ТРИГГЕРОВ

Цель работы: проверка логики работы различных интегральных триггеров и построение временных диаграмм работы триггеров.

Краткие теоретические сведения

10.1. Классификация интегральных триггеров

Промышленность выпускает множество различных интегральных триггеров, наиболее часто используются RS, D и JK – триггеры.

Наличие двух устойчивых состояний в триггере особенно удобно при построении импульсных цифровых устройств, работающих в двоичной системе счисления, в которой любое число десятичной системы представляется всего двумя цифрами: единицей и нулем:

Например, десятичное число 12 записывается в двоичной форме следующим образом

12 = 1 23 +1 22 + 0 21 + 0 20

Интегральные триггеры бывают асинхронные и синхронные. В асинхронном триггере переключение происходит в произвольные моменты времени, определяемые поступлением входных информационных сигналов. В синхронных (тактируемых) триггерах наряду с информационными входами есть один или несколько разрешающих (тактовых, синхронизирующих) входов, и переключение триггера осуществляется только при подаче разрешающего сигнала на тактовый вход (или входы). В свою очередь, синхронные триггеры бы-

вают одноступенчатые (однотактные), двухступенчатые (двухтактные) и с

36

динамической синхронизацией (управлением). (Эти понятия будут подробно рассмотрены ниже). Входы интегральныех триггеров могут быть прямые и инверсные. Переключение триггера с прямыми входами происходит единичными сигналами, а триггера с инверсными входами – нулевыми. Наиболее простыми являются асинхронный и синхронный RS - триггеры, на основе которых строятся более сложные и распространенные JK - и D- триггеры. Чтобы привести в систему сведения по интегральным триггерам, рассмотрение их следует начать с наиболее простых RS - триггеров и на примере их работы определить некоторые правила, общие для всех интегральных триггеров.

10.2. Асинхронные RS - триггеры с прямыми и инверсными входами

Асинхронный RS - триггер с прямыми входами (рис. 10.1) — это последовательностное логическое устройство, имеющее два информационных входа: установки (Set) S и сброса (Reset) R и один или два выхода: основной Q и инверсный Q. При подаче нулей на оба входа триггер хранит ранее записанную информацию (первая строчка таблицы). При подаче единицы на вход S в триггер записывается единица. При подаче единицы на вход R в триггер записывается ноль. Одновременная подача двух единиц на оба входа считается запрещенной комбинацией – при этом на основном и инверсном выходах устанавливаются одинаковые логические уровни, а последующий переход в режим хранения (S=R=0) вызывает неопределенное состояние триггера. Рассмотренный RS-триггер – самый простой, он может быть реализован на двух логических элементах ИЛИ-НЕ. Схема, условное обозначение и таблица истинности такого триггера приведены на рис. 10.1.

Таблица 10.1

Рис. 10.1

Асинхронный RS-триггер с инверсными входами (рис. 10.2) работает аналогично предыдущему с той разницей, что переключение триггера производится сигналами с нулевым, а не единичным уровнем. При подаче единиц на оба входа триггер хранит ранее записанную информацию (первая строчка таблицы). При подаче нуля на вход S в триггер записывается единица. При подаче нуля на вход R в триггер записывается ноль. Одновременная подача двух нулей на оба входа – запрещенная комбинация. Данный триггер может быть реализован на

37

двух логических элементах И-НЕ. Схема, условное обозначение и таблица истинности такого триггера приведены на рис. 10.2.

Таблица 10.2

Рис. 10.2

Проанализировав работу двух простейших интегральных RS триггеров, можно вывести некоторые правила, справедливые и для других типов интегральных триггеров:

– состояние триггера определяется по значению сигнала на основном выходе триггера Q . Говорят, что триггер находится в единичном состоянии, если

на его основном выходе единица и в нулевом, если на основном выходе ноль;

–по входу установки S триггер переводится в единичное состояние (в триггер записывается единица);

–по входу сброса R триггер переводится в нулевое состояние (в триггер записывается ноль);

–переключающим (активным) сигналом может быть как логическая единица (в триггерах с прямыми входами), так и ноль (в триггерах с инверсными входами). Эту информацию можно получить из условного обозначения триггера.

10.3.Синхронные RS-триггеры

Синхронный RS-триггер кроме информационных входов S и R имеет разрешающий тактовый (или синхронизирующий) вход С и выполняет функции RS-триггера только при наличии разрешающего сигнала на тактовом входе. Такой триггер (рис. 10.3) состоит из асинхронного RS-триггера с инверсными входами на элементах 3 и 4 и двух дополнительных схем совпадения 1 и 2, которые образуют схему управления. Если на тактовом входе С имеется логический ноль, на выходах элементов 1 и 2 будут единицы независимо от значений сигналов на информационных входах S и R (согласно таблице истинности элемента И-НЕ). Две единицы на входах S и R для асинхронного RS-триггера с инверсными входами соответствуют режиму хранения (см. выше), поэтому при отсутствии разрешающего единичного сигнала на С входе триггер не переключается (первые четыре строчки таблицы). При подаче разрешающего единичного сигнала на вход С данный триггер будет работать как асинхронный RS-

38

триггер с прямыми входами. Схема такого триггера, его условное обозначение и таблица истинности приведены на рис. 10.3. Этот триггер является примером триггера со статическим управлением.

Таблица 10.3

Рис. 10.3

Более часто используются синхронные двухтактные триггеры и триггеры с динамическим управлением. Такие триггеры синхронизируются не уровнем, а перепадами напряжений на тактовом входе, т.е. срабатывают по переднему или по заднему фронту тактового импульса. Условные обозначения синхронного триггера с динамическим управлением и двухтактного триггера приведены на рис. 10.4 а и 10.4 б. На рис. 10.4 в приведена структурная схема синхронного двухтактного RS-триггера, построенного по принципу МS (Master – Slave: Ведущий – Ведомый). Эта структура широко используется и для построения JKтриггеров. При подаче разрешающего импульса на тактовый вход С по его переднему фронту срабатывает ведущий триггер RSC-1 и занимает состояние, соответствующее сигналам на информационных входах S и R, (табл. рис. 10.1). Одновременно на тактовый вход С второго (ведомого) триггера RSC-2 подается запрещающий сигнал 0, поскольку тактовые входы ведущего и ведомого триггеров соединены через инвертор. Следовательно, ведомый триггер не изменяет свое состояние по переднему фронту тактового импульса, т.е. сигнал на выходе всего триггера не изменяется.

Рис. 10.4

39