- •3. Функциональные устройства
- •3.1. Арифметическо-логическое устройство
- •3.1.1. Алу с жесткой структурой
- •3.1.2. Алу с гибкой структурой
- •Устройство управления (уу)
- •3.2.1. Структура команды
- •3.4. Блок формирования управляющих сигналов
- •3.4.1. Блок формирования управляющих сигналов с жесткой структурой
- •3.4.2. Пример построения фрагмента бфус с жесткой структурой для операции «сравнение модулей двух чисел»
- •3.4.3. Блок формирования управляющих сигналов
- •3.4.4. Разработка микропрограммы на примере операции “деление в прямых кодах”
- •0 Такт (тактов должно быть столько же, сколько разрядов)
- •3.5. Запоминающие устройства
- •3.5.1. Оперативные запоминающие устройства
- •3.6. Полупроводниковые запоминающие устройства
- •3.6.1. Ассоциативные запоминающие устройства (азу)
- •Контрольные вопросы
- •4. МикропроцессоРные устройства
- •4.1. Микропроцессорный комплект кр580
- •4.2. Организация управления в микропроцессорной системе
- •4.3. Интерфейсные бис в составе мп – комплекта кр580
- •Системный контроллер кр580вк28. Системный контроллер предназначен для:
- •4.3.2 Программируемый контроллер ввода-вывода кр580вв55
- •4.3.2.1. Формат рус (регистра управляющего слова):
- •4.4. Однокристальные микро эвм серии кр1816
- •4.4.1. Организация памяти программ
- •4.4.2. Организация памяти данных
- •4.4.3. Таймер-счетчик
- •4.4.4. Организация ввода/вывода в контроллере
- •4.4.5. Устройство управления и синхронизации
- •4.4.6. Формирование синхроимпульсов и управляющих сигналов
- •4.4.7. Подключение к микроконтроллеру внешнего устройства
- •4.5. Программируемый таймер км580вм53
- •4.5.1.Режимы работы программируемого таймера.
- •4.5.2. Пример программирования таймера
- •Функционирование мп - системы в режиме прерывания
- •4.6.1. Программируемый контроллер прерываний кр580вн59
- •Функционирование мп – системы в режиме пдп (прямого доступа к памяти)
- •Основные принципы организации режима пдп :
- •Контроллер пдп к580вт57
- •Микропроцессорный комплект км1810
- •Микропроцессор км 1810 вм86
- •На рис. 4.38 представлена структура оперативной памяти, в конструкции которой имеются некоторые особенности .
- •Методы адресации данных
- •Пример кодирования команды
- •Управление и синхронизация в мп- системе
- •Организация управления в многопроцессорной системе
- •Микропроцессоры Intel386 иIntel486
- •Виртуальная память
- •Кэш-память
- •Семейство процессоров Pentium
- •Архитектурные особенности современных мп
- •Основные архитектуры системы команд
- •Основные структуры современных процессоров
- •Контрольные вопросы
- •ЛИтература
Пример кодирования команды
Z1:=Z1+Z2
Z1→ Ax
Z2→M16
Адресация – относительная базовая индексация
Сегментный РГ := 631В
Базовый РГ := 715А
Индексный РГ := 07Е3
Смещение := 00F5
Код операции 000000
Записать Н-код компонентов FA и EA.
Таблица 4.11
-
Коп
Д
W
МОД
Reg
R/M
МлБ смещ
СтБ смещ
000000
1
1
10
000
001
F5
00
1
2
3
4
5
6
7
8
В графах 1,2,3,4,5,6 таблицы 4.11 приведены в двоичном коде, а в графах 7,8 - в шестнадцатеричном коде, цифры соответствующих разделов команды. Полный шестнадцатеричный код команды для заданного примера будет 0381F500.
Адреса регистров |
Регистры |
Адреса регистров |
Сегментный регистр | |
W=1 |
W=0 | |||
000 |
AX |
AL |
00 |
ES |
001 |
CX |
CL |
01 |
CS |
010 |
DX |
DL |
10 |
SS |
011 |
BX |
BL |
11 |
DS |
100 |
SP |
AH |
|
|
101 |
BP |
CH |
|
|
110 |
SI |
DH |
|
|
111 |
DI |
BH |
|
|
MOD//R/M |
00 |
01 |
10 |
11 | |
W=0 |
W=1 | ||||
000 Сегментный регистр |
(BX)+(SI) DS |
(BX)+(SI)+D8 DS |
(BX)+(SI)+D16 DS |
AL |
AX |
001 Cегментный регистр |
(BX)+(DI) DS |
(BX)+(DX)+D8 DS |
(BX)+(DX)+D16 DS |
CL |
CX |
010 Сегментный регистр |
(BP)+(SI) SS |
(BP)+(SI)+D8 SS |
(BP)+(SI)+D16 SS |
DL |
DX |
011 Сегментный регистр |
(BP)+(DI) SS |
(BP)+(DI)+D8 SS |
(BP)+(DI)+D16 SS |
BL |
BX |
100 Сегментный регистр |
(SI) DS |
(SI)+D8 DS |
(SI)+D16 DS |
AH |
SP |
101 Сегментный регистр |
(DI) DS |
(DI)+D8 DS |
(DI)+D16 DS |
CH |
BP |
110 Сегментный регистр |
D16 DS |
(BP)+D8 SS |
(BP)+D16 SS |
DH |
SI |
111 Сегментный регистр |
(BX) DS |
(BX)+D8 DS |
(BX)+D16 DS |
BH |
DI |
Рис. 4.44. Таблицы адресов регистров и методов адресации
Управление и синхронизация в мп- системе
DT/R – направление передачи через БФД
M/IO – обращение к ОП или ВУ
BHE – выбор старшего банка
DEN – разрешение захвата ШД
ALE – строб адреса внешнего устройства подается на селектор ВУ
CLR – синхроимпульсы R – сигнал начальной установки
MN/MX:=1 - система однопроцессорная
MN/MX:=0 - система многопроцессорная
Рис. 4.45. Структура МПС в однопроцессорном режиме
На рис. 4.45 представлена структура МПС в однопроцессорном режиме. Она включает в себя генератор импульсов КР1810ГФ84, микропроцессор КМ1810, КР580ИР82 - буферные регистры, обеспечивающие формирование сигналов на США, КР580 ВА86 – двунаправленные шинные формирователи СШД.
Однопроцессорные системы отличаются тем, что их системы управления являются одноуровневыми. Следовательно, процессор непосредственно вырабатывает все сигналы управления функционированием системы в различных режимах.
Начальная установка и запуск микропроцессора осуществляются сигналом SR – длительностью 4 такта.