- •3. Функциональные устройства
- •3.1. Арифметическо-логическое устройство
- •3.1.1. Алу с жесткой структурой
- •3.1.2. Алу с гибкой структурой
- •Устройство управления (уу)
- •3.2.1. Структура команды
- •3.4. Блок формирования управляющих сигналов
- •3.4.1. Блок формирования управляющих сигналов с жесткой структурой
- •3.4.2. Пример построения фрагмента бфус с жесткой структурой для операции «сравнение модулей двух чисел»
- •3.4.3. Блок формирования управляющих сигналов
- •3.4.4. Разработка микропрограммы на примере операции “деление в прямых кодах”
- •0 Такт (тактов должно быть столько же, сколько разрядов)
- •3.5. Запоминающие устройства
- •3.5.1. Оперативные запоминающие устройства
- •3.6. Полупроводниковые запоминающие устройства
- •3.6.1. Ассоциативные запоминающие устройства (азу)
- •Контрольные вопросы
- •4. МикропроцессоРные устройства
- •4.1. Микропроцессорный комплект кр580
- •4.2. Организация управления в микропроцессорной системе
- •4.3. Интерфейсные бис в составе мп – комплекта кр580
- •Системный контроллер кр580вк28. Системный контроллер предназначен для:
- •4.3.2 Программируемый контроллер ввода-вывода кр580вв55
- •4.3.2.1. Формат рус (регистра управляющего слова):
- •4.4. Однокристальные микро эвм серии кр1816
- •4.4.1. Организация памяти программ
- •4.4.2. Организация памяти данных
- •4.4.3. Таймер-счетчик
- •4.4.4. Организация ввода/вывода в контроллере
- •4.4.5. Устройство управления и синхронизации
- •4.4.6. Формирование синхроимпульсов и управляющих сигналов
- •4.4.7. Подключение к микроконтроллеру внешнего устройства
- •4.5. Программируемый таймер км580вм53
- •4.5.1.Режимы работы программируемого таймера.
- •4.5.2. Пример программирования таймера
- •Функционирование мп - системы в режиме прерывания
- •4.6.1. Программируемый контроллер прерываний кр580вн59
- •Функционирование мп – системы в режиме пдп (прямого доступа к памяти)
- •Основные принципы организации режима пдп :
- •Контроллер пдп к580вт57
- •Микропроцессорный комплект км1810
- •Микропроцессор км 1810 вм86
- •На рис. 4.38 представлена структура оперативной памяти, в конструкции которой имеются некоторые особенности .
- •Методы адресации данных
- •Пример кодирования команды
- •Управление и синхронизация в мп- системе
- •Организация управления в многопроцессорной системе
- •Микропроцессоры Intel386 иIntel486
- •Виртуальная память
- •Кэш-память
- •Семейство процессоров Pentium
- •Архитектурные особенности современных мп
- •Основные архитектуры системы команд
- •Основные структуры современных процессоров
- •Контрольные вопросы
- •ЛИтература
На рис. 4.38 представлена структура оперативной памяти, в конструкции которой имеются некоторые особенности .

Структура двухбайтового ОЗУ
Оперативная память организована в виде двух банков – старшего и младшего, каждый оперирует с однобайтными данными.
Таблица 4.9
-


Выбираемый банк
Размер данного
0
0
1
1
0
1
0
1
оба
ст.б
мл.б
нет
2Б
1Б
1Б
Выборки
Преимущество представленной на рис.4.38 структуры двухбайтового ОЗУ состоит в том, что, независимо от однобайтовой конструкции физической памяти, время выборки однобайтных и двухбайтовых данных одинаково (табл.4. 9).
Методы адресации данных
Всего в системе команд предусмотрено 24 метода адресации.
Метод адресации – способ задания в команде различных признаков, на основе которых можно вычислять физические адреса данных.
Как и в МП К580 данные могут быть введены непосредственно из регистра, из памяти. ЕА может задаваться по-разному.
На рис. 4.39 изображены сегментная структура ОЗУ и принцип вычисления физического адреса данных.
FA- физический адрес данного относительно начала ОЗУ.
EA-эффективный адрес, т.е. расстояние данного относительно начального адреса сегмента.


Рис. 4.39 Сегментная структура ОЗУ и вычисление FA

Рис. 4.40. Регистровый косвенный метод адресации


Рис. 4.41. Базовый относительный метод адресации

Рис.4.42. Базовая индексная адресация:


Рис.4.43. Относительная базовая индексная адресация
На рис. 4.40 – 4.43 представлены различные методы адресации.
В табл. 4.10 приводится обобщенный формат команды.
Как следует из этой таблицы, формат команды может изменяться от двух до шести байт.
Таблица 4.10
-
1Б
2Б
3Б
4Б
5Б
6Б
7:2
1
0
7:6
543
210
Коп
Д
W
МОД
Reg
R/M
млБ смещ.
стБ смещ.
млБ смещ.
стБ смещ.
данное
данное
данное
данное
D:=1 Reg – приемник W:=0 опер=1Б
D:=0 Reg – источник W:=1 опер=2Б
Reg – номер РОН МОД – признак модификации
Команда двухадресная (представлены адреса двух операндов).
Первый операнд – номер РОН (REG), второй задается с помощью кодов модификации (R/M – регистр или ячейка памяти).
В 3-м и 4-м байте могут задаваться или данные или смещение.
На рис. 4.44 изображены две таблицы, в которых представлены данные, необходимые для кодирования или декодирования команд.
В первой таблице приведены адреса регистров РОН, сегментных и индексных регистров.
Во второй таблице указаны коды различных режимов адресации, а также соответствующие имена сегментных, базовых и индексных регистров.
