Микропроцессорный комплект км1810
Относится к моделям, выпущенным в СССР. Является аналогом Intel 8086. Аппаратно и программно совместим с МП КР580.
В комплект входят:
КМ1810ВМ86 – процессор,
КМ1810ВМ84 – генератор синхроимпульсов,
КМ1810ВТ88 – системный контроллер,
КМ1810ВН59 – контроллер прерываний,
КМ1810ВБ89 – арбитр системных шин.
Микропроцессор км 1810 вм86
Относится к однокристальным ЭВМ, т.е. в нем организована стандартная система команд.
Тактовая частота – 5*106 Гц = 5 Мгц
Разрядность:
Шина данных– 16 разрядов
Шина адреса – 20 разрядов (оперативная память до 1 Мб)
Структурная схема процессора представлена на рис. 4.36.
Основная структурная особенность процессора (рис.4.36) – выделение двух частей: УО – устройство обработки, которое предназначено для выполнения команд и УСК – устройство связи с каналом, которое обеспечивает выборку команд и данных.
Это сделано с целью увеличения производительности микропроцессора, т.к. при этом совмещаются во времени процессы выборки команд из памяти и процессы выполнения команды.
Устройство обработки включает в себя следующие узлы:
РОН – регистры общего назначения
АЛУ – арифметическо- логическое устройство.
РПР – регистр признаков
БМУ – блок микропрограммного управления
АЛУ – 16-разрядное, выполняются арифметические операции над числами с фиксированной запятой. Обрабатываются двоичные и двоично-десятичные числа. Сложение и вычитание выполняются по алгоритму ДД.
Регистр признаков (РПР) - 16-ти разрядный (рис.4.37). Назначение разрядов младшего байта совпадает с РПР процессора КР К580.
Это означает, что программа, написанная для МП КР 580, может быть выполнена на МП КМ 1810.
Рис. 4.36. Структурная схема процессора КМ 1810
Рис. 4.37. Структура РПР
Т- режим отладки (Т:=1 – пошаговый, Т:=0 – автоматический)
IN- управление прерываниями (1–прерывания разрешены, 0 – запрещены)
БМУ – блок микропрограммного управления, который вырабатывает последовательность управляющих сигналов (УС) для выполнения поступившей на его вход команды.
Устройство связи с каналом включает в свой состав очередь команд, которая реализована в виде регистра сдвига на 32 байта. Средний размер команды 4-6 байтов. Поэтому в очереди размещается 6-7 команд. Очередь пополняется по мере обработки команд. При выполнении команд перехода, если адрес перехода находится за пределами регистра сдвига, то очередь команд сбрасывается и снова загружается, начиная с адреса перехода.
Виртуальная память имеет сегментную организацию.
4.38. Состав блока РОН и назначение регистров
FA – физический адрес, т.е. расстояние от начала до ячейки в физической памяти.
EA – эффективный адрес – расстояние от начала сегмента до данных в сегменте.
C
S
– сегментный регистр кода программы
DS – сегментный регистр данных программы
ES – сегментный регистр внешних данных программы
SS – сегментный регистр стека программы
IP – регистр счетчика команд
Рис. 4.37. Логическая схема вычисления физического адреса
В регистрах сегментов содержатся данные, на основе которых вычисляются физические адреса данных.
Основной задачей УСК является вычисление физического адреса данного. Он вычисляется на основе суммирования со сдвигом сегментных и индексных регистров (рис. 4.37), при этом образуется 20-ти разрядная системная шина адреса (ША). Далее добавляется смещение, если оно присутствует в команде.