3.1 Центральный процессор.

Главное место в структурной схеме ЭВМ занимает ЦП. При разработке будем ориентироваться на микросхемы серии Аm29300. СемействоAm29300 - это набор СБИС служащий для построения высокопроизводительных 32-х разрядных систем на основе принципа микропрограммирования. Потребуются следующие элементы этого семейства:

Am29331 -секвенсор микрокоманд. Размер адресуемой МПП до 64Кслов.

Аm29332 -32-х разрядное арифметико-логическое устройство.

Am29334 -регистровый файл. 4-х портовая память с двухсторонним доступом. Организация 64х18 бит. Для обеспечения требуемой разрядности используются 2 микросхемы.

Помимо этого используется параллельный умножитель Am29323 как основа арифметического сопроцессора.

В функции ЦП входят: выполнение команд, хранящихся в ОП, и координирование работы всех узлов ЭВМ. Работа ЦП основана на принципе микропрограммного управления. В состав ЦП входят: операционный блок (ОБ), в котором происходит обработка данных, и микропрограммное устройство управления, которое управляет порядком обработки команд в ОБ и осуществляет управление всеми узлами ядра ЭВМ. Структурная схема ЦП приведена в приложении 2.

БИС Аm29332, используемая в качестве ОБ, содержит в своём составе приоритетный шифратор и групповой 64-разрядный сдвигатель, позволяющий за 1 такт выполнять все виды сдвигов на любое число разрядов. Эти устройства позволяют выполнять арифметические операции над числами с плавающей точкой.

Характерной особенностью архитектуры проектируемой ЭВМ является наличие конвейерной обработки как на уровне команд, так и на уровне микрокоманд. Это достигается тем, что после микропрограммной памяти находится конвейерный регистр микрокоманд. Таким образом, в цикле исполнения i-той микрокоманды можно смело читать из микропрограммной памяти (i+1)-ую, которая будет сохранена в регистре микрокоманд и исполнена в (i+1)-цикле.

Получаем один конвейер: “ПНА СеквенсорМППРегистр микрокоманд”, реализованный в микропрограммном устройстве управления; и второй: “АЛУВыходной регистр адреса (данных)”, реализованный в операционном блоке.

Структурная схема процессора изображена в приложении 2.

Поскольку параллельно АЛУ Am29332 подключен умножитель, то для управления выводом результатов работы этих микросхем используются мультиплексоры. Это позволяет гибко управлять передачей необходимых данных на нужные входы устройств ОБ.

Для обеспечения синхронизации передачи данных и адреса по шинам DBиDAсоответственно в качестве интерфейсных элементов используются регистры с динамическим управлением записью.

БИС Аm29331, используемая в качестве секвенсора микрокоманд, поддерживает прерывания реального времени на микро и макроуровнях управления со временем реакции не превышающим длительности микроцикла. Заданием оговаривается система прерываний на макроуровне, поэтому в структуре предусмотрен дешифратор векторного адреса (ДВА).

Также МУУ содержит регистр состояния, содержащий флаги АЛУ, флаг “0” результата умножения (необходимо для выполнения алгоритма деления).