Министерство высшего и профессионального образования РФ
Новосибирский государственный технический университет
Кафедра вычислительной техники
Курсовой проект по дисциплине Организация ЭВМ
Группа: АМ-09 Дата: ______________
Факультет: АВТ Преподаватель: Гребенников В.Ф.
Студент: Транько П.Г.
Новосибирск 2004
Содержание
1. |
Цель работы |
3 |
|
2. |
Исходные данные |
3 |
|
3. |
Разработка и описание структурной схемы ЭВМ. |
4 |
|
3.1. |
Центральный процессор. |
4 |
|
3.2. |
Основная память ЭВМ. |
5 |
|
3.3. |
Система прерываний. |
5 |
|
3.4. |
Система ввода/вывода |
6 |
|
3.5. |
Таймер. |
7 |
|
3.6. |
Клавиатура. |
7 |
|
3.7. |
Монитор. |
7 |
|
3.8. |
Блок синхронизации. |
7 |
|
4. |
Разработка функциональной схемы арифметического сопроцессора. |
8 |
|
4.1 |
Разработка алгоритмов операций умножения и деления. |
8 |
|
5. |
Заключение. |
9 |
|
6. |
Список литературы. |
10 |
|
|
Приложение 3. Функциональная схема арифметического сопроцессора. |
11 |
|
|
Приложение 3. Структурная схема ЭВМ |
12 |
|
|
Приложение 2. Структурная схема ЦП. |
13 |
|
1. Цель работы
Целью курсового проекта является углубление и закрепление теоретических знаний, приобретение навыков разработки узлов ЭВМ на структурном и функциональном уровнях.
Курсовой проект состоит из двух частей. Первая часть посвящена разработке структурной схемы гипотетической ЭВМ, описанию ее функционирования. В состав ЭВМ входят как общие для всех вариантов блоки, так и определяемые индивидуальным заданием.
Вторая часть проекта посвящена разработке функциональной схемы и алгоритмов работы конкретного блока, входящего в состав ЭВМ; его детальному описанию.
2. Исходные данные
Типовое задание курсового проекта включает общие и исходные данные. Общие исходные данные определяют минимальный состав проектируемой ЭВМ и ее основные параметры.
Общие исходные данные:
центральное обрабатывающее устройство (ЦОУ);
микропрограммное устройство управления (МУУ);
оперативная память (ОП);
блок синхронизации (БС);
система прерывания программ (СПП);
таймер;
система ввода-вывода (СВВ);
монитор и клавиатура;
жесткий диск.
Индивидуальные исходные данные:
Архитектура ЭВМ - трехшинная;
Сотав ЭВМ – Арифметичекий сопроцессор (умножение и деление)
Система прерываний – с индивидуальными шинами и обработкой на микроуровне;
Кеш – отсутствует;
Организация ОП - обычная;
ввод/вывод – условный или программно-управляемый.
Основные параметры ЭВМ:
адресность ЭВМ – двухадресная;
длина команды - переменная.
разрядность - не менее 16;
емкость ОП - не менее 4 Mбайт.
Возьмем разрядность проектируемой ЭВМ равной 32, а емкость ОП – 4Мбайт.
3. Разработка и описание структурной схемы эвм
Согласно индивидуальному варианту используется трех шинная архитектура с общей шиной, которая является разделяемым ресурсом. В состав общей шины входят:
шина адреса (Address Bus) – для задания 32-разрядного физического адреса памяти: ОЗУ, ПЗУ, видеопамяти;
шина данных (Data Bus) – обеспечивает обмен данными между блоками ЭВМ (имеет разрядность ЭВМ - 32);
шина управления (Control Bus) – осуществляет передачу управляющих сигналов для блоков ЭВМ. К таким сигналам относятся: синхросигнал, сигнал сброса, сигнал обращения к памяти, сигнал чтение/запись памяти, сигнал запроса прерывания.
Все внешние устройства (клавиатура, мышь, монитор, винчестер и т.д.) подключаются к системной шине через контроллеры. Это обеспечивает сопряжение ВУ с шиной и приведение их к единому протоколу обмена информацией.
Структурная схема ЭВМ представлена в приложении 1.
Описание основных блоков, представленных на структурной ниже, приведено ниже.
3.1 Центральный процессор.
Главное место в структурной схеме ЭВМ занимает ЦП. При разработке будем ориентироваться на микросхемы серии Аm29300. Семейство Am29300 - это набор СБИС служащий для построения высокопроизводительных 32-х разрядных систем на основе принципа микропрограммирования. Потребуются следующие элементы этого семейства:
Am29331 - секвенсор микрокоманд. Размер адресуемой МПП до 64Кслов.
Аm29332 - 32-х разрядное арифметико-логическое устройство.
Am29334 - регистровый файл. 4-х портовая память с двухсторонним доступом. Организация 64х18 бит. Для обеспечения требуемой разрядности используются 2 микросхемы.
Помимо этого используется параллельный умножитель Am29323 как основа арифметического сопроцессора.
В функции ЦП входят: выполнение команд, хранящихся в ОП, и координирование работы всех узлов ЭВМ. Работа ЦП основана на принципе микропрограммного управления. В состав ЦП входят: операционный блок (ОБ), в котором происходит обработка данных, и микропрограммное устройство управления, которое управляет порядком обработки команд в ОБ и осуществляет управление всеми узлами ядра ЭВМ. Структурная схема ЦП приведена в приложении 2.
БИС Аm29332, используемая в качестве ОБ, содержит в своём составе приоритетный шифратор и групповой 64-разрядный сдвигатель, позволяющий за 1 такт выполнять все виды сдвигов на любое число разрядов. Эти устройства позволяют выполнять арифметические операции над числами с плавающей точкой.
Характерной особенностью архитектуры проектируемой ЭВМ является наличие конвейерной обработки как на уровне команд, так и на уровне микрокоманд. Это достигается тем, что после микропрограммной памяти находится конвейерный регистр микрокоманд. Таким образом, в цикле исполнения i-той микрокоманды можно смело читать из микропрограммной памяти (i+1)-ую, которая будет сохранена в регистре микрокоманд и исполнена в (i+1)-цикле.
Получаем один конвейер: “ПНА Секвенсор МПП Регистр микрокоманд”, реализованный в микропрограммном устройстве управления; и второй: “АЛУ Выходной регистр адреса (данных)”, реализованный в операционном блоке.
Структурная схема процессора изображена в приложении 2.
Поскольку параллельно АЛУ Am29332 подключен умножитель, то для управления выводом результатов работы этих микросхем используются мультиплексоры. Это позволяет гибко управлять передачей необходимых данных на нужные входы устройств ОБ.
Для обеспечения синхронизации передачи данных и адреса по шинам DB и DA соответственно в качестве интерфейсных элементов используются регистры с динамическим управлением записью.
БИС Аm29331, используемая в качестве секвенсора микрокоманд, поддерживает прерывания реального времени на микро и макроуровнях управления со временем реакции не превышающим длительности микроцикла. Заданием оговаривается система прерываний на макроуровне, поэтому в структуре предусмотрен дешифратор векторного адреса (ДВА).
Также МУУ содержит регистр состояния, содержащий флаги АЛУ, флаг “0” результата умножения (необходимо для выполнения алгоритма деления).