2.8 Блок синхронизации

Блок синхронизации строится по стандартной схеме с кварцевой стабилизацией частоты. В нем вырабатывается сигналы, синхронизирующие работу всех устройств ЭВМ ( за исключением монитора ) и обмен информацией между ними. Генератор синхроимпульсов построен по схеме с управляемой микропрограммно длительностью такта, что повышает быстродействие процессора за счет уменьшения его простоев.

2.9 Центральный процессор

В состав центрального процессора входит операционный блок, включающий в себя процессорную секцию и микропрограммное устройство управления. МУУ осуществляет управление работой ОБ, а операционный блок - арифметические, логические, сдвиговые операции, выполняет инструкции МУУ.

2.9.1 Операционный блок.

Структурная схема ОБ приведена ниже (приложение 2). Основным элементом ОБ является микропроцессорная секция IDT49C402, имеющая разрядность 16 бит (используются две МПС).

Она предназначена для выполнения арифметических и логических операций. Секция также включает в себя регистровый файл размером 64x16 бит.

Сдвиговые операции осуществляются через логику сдвигов. Для этой цели используются входы и выходы МПС P₀, Q₀, P₁₅, Q₁₅. Логика сдвигов представляет собой комбинационную схему, структура которой зависит от количества и типов необходимых сдвигов. Управление логикой сдвигов осуществляется из микрокоманды.

Микропроцессорная секция вырабатывает на своих выходах флаги переполнения, нуля, переноса и знака. Эти флаги загружаются в регистр слова состояния через мультиплексор MS RGCC. Возможна также загрузка слова состояния из памяти, если оно перед этим было сохранено в ней.

Регистр-защелка Рг.З создает примитивную очередь двухсловных комманд, позволяя после декодирования КОП сразу загружать второе слово, а также служит для загрузки входных данных из памяти или с устройств ввода-вывода в МПС или умножитель.

Регистр выходных данных/адреса служит для запоминания данных/адреса, предназначенных для ОП, либо на устройств ввода-вывода.

Данные в микропроцессорную секцию могут поступать из команды, из микрокоманды и из регистра-защелки. Для выбора источника входных данных служит внутренняя шина, которая также может осуществлять загрузку в МПС данных с умножителя, из регистра слова состояния.

Адрес внутреннего регистрового файла МПС может задаваться как из команды, так и из микрокоманды. Для выбора источника этого адреса служит мультиплексор.

Управление всеми мультиплексорами и регистрами операционного блока осуществляется микропрограммно.

2.9.2 Микропрограммное устройство управления.

В качестве секвенсора микрокоманд в блоке микропрограммного управления используется устройство со структурой аналогичной секвенсору 1804ВУ4. Довольно широкие возможности этого прибора позволяют гибко адресовать микропрограммную память. У него существует возможность выборки адреса следующей команды из разных источников (с ПНА, из регистра микрокоманд, из внутреннего регистра, а также из внутреннего счетчика), что позволяет в микроподпрограмме реализовывать переходы, а также использовать в БМУ конвейерную структуру.

Код операции из регистра команд поступает на вход преобразователя начального адреса, который представляет собой комбинационную схему, структура которой зависит от системы команд и микропрограмм, соответствующих этим командам и их распределению в памяти микропрограмм. С ПНА выдается адрес подпрограммы. Секвенсор выбирает источник адреса и выдает его на адресные входы микропрограммной памяти.

Из памяти выбирается микрокоманда и попадает в регистр микрокоманд. Микрокоманда хранится в регистре микрокоманд в течении времени ее выполнения( т.е. 1 такт). В момент, когда микрокоманда начинает выполняться, секвенсор формирует адрес следующей микрокоманды.

Конвейер позволяет повысить производительность ЭВМ. Однако, при условных или безусловных переходах эффективность конвейера равна нулю, т.к. адрес следующей микрокоманды поступает из текущей микрокоманды, т.е. операционный блок простаивает один такт. Но так как отсутствие операций перехода значительно сокращает возможности ЭВМ, то в разрабатываемой структуре реализована возможность таких переходов.

Для устранения конфликтов между выходами ПНА и RG MK (а точней той частью, которая отвечает за адрес перехода) задействованы выходы секвенсора, которые управляют разрешением выборки адреса или из ПНА (выход МЕ) или из регистра микрокоманд (выход РЕ).

Переход возможно осуществлять не только микропрограммно, но и программно. При этом адрес перехода подается на вход процессорной секции через регистр команд, а затем на регистр и шину адреса. Из регистра слова состояния выбирается необходимый признак (с помощью мультиплексора) и подается на вход СС, причем предусмотрена возможность проверять и знак, и инверсию знака (с помощью схемы ИСКЛЮЧАЮЩЕЕ ИЛИ). Переход будет осуществлен в случае, если вход разрешения перехода (ССЕ) установлен в состояние логической 1, и на вход СС подана логическая 1, если ССЕ=1 и СС=0, то выполнится следующая микрокоманда, а если ССЕ=0, то независимо от состояния входа СС будет осуществлен безусловный переход. Аналогично можно тестировать не только флаги регистра слова состояния, но и флаг, выставляемый контроллером прерываний.