Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

ЭВМ лекции

.pdf
Скачиваний:
59
Добавлен:
08.05.2015
Размер:
2.95 Mб
Скачать

SEPP (Single Edge Processor Package) - картридж процессоров Celeron, не имеющий ни термопластины, ни крышки. Внешний радиатор прижимается

прямо к корпусу процессора.

Тактовая частота процессора определяет минимальный квант времени, за который процессор выполняет некоторую условную элементарную операцию. Тактовые частоты измеряются в герцах (мега-, гига-) и определяют

количественные характеристики производительности компьютерных систем в целом. Чем больше (выше) тактовая частота, тем быстрее работает центральный процессор.

В настоящее время технология производства центральных процессоров с высокой производительностью предусматривает их работу на очень высоких тактовых частотах, вследствие чего устройства необходимо принудительно охлаждать. Для принудительного охлаждения процессоров используются пассивные системы в виде радиаторов и активные системы в виде радиаторов с вентиляторами. Процессоры оснащаются внутренними схемами

умножения базовой тактовой частоты материнской платы и умножают исходную тактовую частоту в несколько раз.

Однако все остальные устройства работают на базовой тактовой частоте. Тактирующий генератор расположен на материнской плате, а тактовая частота

центрального процессора определяет его максимальные возможности работать на соответствующей частоте.

Тактовая частота системной шины отвечает за передачу информации от одного устройства к другому. Естественно, что чем выше тактовая частота системной шины, тем быстрее будет передаваться информация между устройствами. К устройствам также относится и процессор.

Каждый процессор имеет определенное число элементов памяти, называемых регистрами, арифметико-логическое устройство (АЛУ) и устройство управления.

Регистры используются для временного хранения выполняемой команды, адресов памяти, обрабатываемых данных и другой внутренней информации микропроцессора.

181

В АЛУ производится арифметическая и логическая, обработка данных.

Устройство управления реализует временную диаграмму и вырабатывает необходимые управляющие сигналы для внутренней работы микропроцессора и связи его с другой аппаратурой через внешние шины микропроцессора.

На данный момент существует несколько направлений в производстве микропроцессоров. Они различается принципами построения архитектуры процессора. Наиболее распространенными являются архитектуры RISC и CISC.

Процессоры с архитектурой RISC (Reduced Instruction Set Computers)

используют сравнительно небольшой (сокращенный) набор наиболее употребимых команд, определенный в результате статистического анализа большого числа программ для основных областей применения CISC-процессоров исходной архитектуры. Все команды работают с операндами и имеют одинаковый формат. Обращение к памяти выполняется с помощью специальных команд загрузки регистра и записи. Простота структуры и небольшой набор

команд позволяют реализовать полностью их аппаратное выполнение и эффективный конвейер при небольшом объеме оборудования. Арифметику RISC- процессоров отличает высокая степень дробления конвейера. Этот прием позволяет увеличить тактовую частоту (а значит, и производительность) компьютера; чем более элементарные действия выполняются в каждой фазе работы конвейера, тем выше частота его работы. RISC-процессоры с самого

начала ориентированы на реализацию всех возможностей ускорения арифметических операций, поэтому их конвейеры обладают значительно более высоким быстродействием, чем в CISC-процессорах. Поэтому RISC-процессоры в 2-4 раза быстрее имеющих ту же тактовую частоту CISC-процессоров с обычной системой команд и более высокопроизводительны, несмотря на больший размер программ. RISC-архитектура построена на 4 основных принципах:

1.Любая операция должна выполняться за один такт, вне зависимости от ее типа.

2.Система команд должна содержать минимальное количество наиболее часто используемых простейших инструкций одинаковой длины.

3.Операции обработки данных реализуются только в формате «регистр

регистр» (операнды выбираются из оперативных регистров процессора, и

182

результат операции записывается также в регистр; а обмен между оперативными регистрами и памятью выполняется только с помощью команд загрузки/записи) . 4. Состав системы команд должен быть удобен для компиляции операторов языков высокого уровня. Усложнение RISC-процессоров фактически приближает их архитектуру к CISC-архитектуре.

Внастоящее время число процессоров с RISC-архитектурой существенно возросло и все ведущие фирмы США их производят, в том числе фирмы Intel, Motorola — производители основных семейств процессоров с CISC-архитектурой.

Процессоры с архитектурой CISC (Complex Instruction Set Computers —

архитектура вычислений с полной системой команд) реализуют на уровне машинного языка комплексные наборы команд различной сложности, от простых, характерных для микропроцессора первого поколения, до очень сложных.

Большинство современных процессоров для персональных компьютеров построено по архитектуре CISC. В последнее время появились гибридные процессоры, которые имеют систему команд CISC, однако внутри преобразовывают их в цепочки RISC-команд, которые и исполняются ядром процессора.

Постепенное усложнение CISC-процессоров происходит в направлении более совершенного управления машинными ресурсами, а также в направлении сближения машинных языков с языками высокого уровня.

Вто же время сложная система команд и переменный формат команды процессоров с CISC-архитектурой привели к быстрому росту сложности схем. Так, процессор 8086 содержал 29 тыс. транзисторов, 80 386 — 275 000, Pentium — 3 100 000, Pentium 4 — 42 млн транзисторов. Для того чтобы такие процессоры

вообще могли работать с приемлемым энергопотреблением и размещаться на ограниченной площади, производители работают над миниатюризацией транзисторов.

Структура центрального процессора

Функционально ЦП можно разделить на две части:

183

операционную, содержащую устройство управления (УУ), арифметико- логическое устройство (АЛУ) и микропроцессорную память (МПП) (за исключением нескольких адресных регистров);

интерфейсную, содержащую адресные регистры МПП; блок регистров команд регистры памяти для хранения кодов команд, выполняемых в ближайшие такты; схемы управления шиной и портами.

Операционная часть

Интерфейсная часть

 

МП

МП

 

Регистры

Сегментные

Узел

общего

формирования

регистры

назначения

адреса

 

Шина адреса микропроцессора

 

Шина данных микропроцессора

 

 

 

Системная

FLAGS

 

шина

 

Устройство

 

АЛУ

управления

 

 

 

 

Шина управления

 

Рис. 22. 1

Обе части ЦП работают параллельно, причем интерфейсная часть опережает операционную, так что выборка очередной команды из памяти (ее запись в блок регистров команд и предварительный анализ) происходит во время выполнения операционной частью предыдущей команды. Современные микропроцессоры имеют несколько групп регистров в интерфейсной части, работающих с различной степенью опережения, что позволяет выполнять

184

операции в конвейерном режиме. Такая организация ЦП позволяет существенно повысить его эффективное быстродействие.

Устройство управления (УУ) является функционально наиболее сложным устройством ПК оно вырабатывает управляющие сигналы, поступающие по кодовым шинам инструкций (КШИ) во все блоки машины. УУ формирует управляющие сигналы для выполнения следующих основных процедур:

выборка из регистра-счетчика адреса команды МПП адреса ячейки ОЗУ, где хранится очередная команда программы;

выборка из ячеек ОЗУ кода очередной команды и приема считанной команды в регистр команд;

расшифровка кода операции и признаков выбранной команды;

считывание из соответствующих расшифрованному коду операции ячеек ПЗУ микропрограмм управляющих сигналов (импульсов), определяющих во всех блоках машины процедуры выполнения заданной операции, и пересылка управляющих сигналов в эти блоки;

считывание из регистра команд и регистров МПП отдельных составляющих адресов операндов (чисел), участвующих в вычислениях, и формирование полных адресов операндов;

выборка операндов (по сформированным адресам) и выполнение заданной операции обработки этих операндов;

запись результатов операции в память;

формирование адреса следующей команды программы.

Арифметико-логическое устройство

Арифметико-логическое устройство (АЛУ) предназначено для выполнения арифметических и логических операций преобразования информации. Функционально АЛУ состоит обычно из двух регистров, сумматора и схем управления (местного устройства управления).

185

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Шина управления

Шина данных

 

 

 

 

 

 

 

 

 

 

 

 

 

Схема управления

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 22. 2 Функциональная схема АЛУ

Микропроцессорная память (МПП) базового МП 8086 включает в себя 14 двухбайтовых запоминающих регистров. У МП 80286 и выше имеются дополнительные регистры, например, у МП типа VLIW есть 256 регистров, из которых 128 — регистры общего назначения. У МП 80386 и выше некоторые регистры, в том числе и регистры общего назначения, — 4-байтовые (у МП Pentium есть и восьмибайтовые регистры). Но в качестве базовой модели, в частности для языка программирования ассемблер и отладчика программ Debug, используется 14-ре-гистровая система МПП.

Все регистры можно разделить на 4 группы:

универсальные регистры: АХ, ВХ, СХ, DX;

сегментные регистры: CS, DS, SS, ES;

регистры смещения: IP, SP, BP, SI, DI;

регистр флагов: FLAGS.

Если регистры 4-байтовые или 8-байтовые, их имена несколько

изменяются, например 4-байтовые универсальные регистры АХ, ВХ, СХ, DX именуются соответственно ЕАХ, ЕВХ, ЕСХ, EDX. При этом могут использоваться их двухбайтовая или однобайтовая часть.

Интерфейсная часть ЦП предназначена для связи и согласования МП с системной шиной ПК, а также для приема, предварительного анализа команд выполняемой программы и формирования полных адресов операндов и команд. Интерфейсная часть включает в свой состав:

адресные регистры ЦП;

186

узел формирования адреса;

блок регистров команд, являющийся буфером команд в ЦП;

внутреннюю интерфейсную шину ЦП;

схемы управления шиной и портами ввода-вывода.

Некоторые из названных устройств, такие как узел формирования адреса и регистр команды, непосредственно выполняемой МП, функционально входят в состав устройства управления.

Структура и форматы машинных команд

Машинная команда представляет собой код, определяющий операцию вычислительной машины и данные, участвующие в операции. В общем случае

команда должна содержать также в явной или неявной форме информацию об адресе, по которому помещается результат операции, и об адресе следующей команды.

Машинная операция это действия машины по преобразованию информации, выполняемые под воздействием одной команды.

Программа представляет собой последовательность команд, отображающих все действия, необходимые для решения задачи по некоторому алгоритму.

Машинный такт период тактовой частоты работы процессора. Машинный цикл выполняется по машинным тактам. Число тактов в цикле

определяется кодом выполняемой команды.

По характеру выполняемых операций различают следующие основные группы команд:

o Арифметические операции над ЧФЗ и ЧПЗ. o Команды десятичной арифметики.

o Логические (поразрядные) операции. o Передача кодов (пересылка операндов). o Операции ввода-вывода.

o Управление порядком выполнения команд (передача управления).

o Задание режима работы машины и различные дополнительные действия.

187

 

 

 

 

 

 

В общем виде машинная

 

Код операции

Адресная часть

 

 

 

команда имеет следующую структуру:

 

 

 

 

 

 

 

 

Длина команды

 

 

 

 

 

 

 

 

 

 

 

 

Таким образом, команда состоит из операционной и адресной частей. Эти части, в свою очередь, могут состоять из нескольких полей (особенно адресная).

Операционная часть содержит код, который задает вид операции (сложение, умножение, передача и т.д.).

Адресная часть содержит информацию об адресах операндов и результата операции, а в некоторых случаях и следующей команды.

Структура команды определяется составом, назначением и расположением полей в команде.

Формат команды это ее структура с разметкой номеров разрядов, определяющих границы отдельных полей команды.

В абсолютном большинстве случаев ОП универсальных ЭВМ является адресной. Это значит, что каждой хранимой в ОП единице информации (байту, слову, двойному слову) ставится в соответствие специальное число адрес, определяющий место ее хранения в памяти. В современных ЭВМ различных

типов минимальной адресуемой в памяти единицей информации в большинстве случаев является один байт, т.е. 8 бит с 9-м контрольным разрядом. Иногда бывает и полубайт, т.е. 4 разряда и даже один бит. Более крупные единицы информации слово, двойное слово и т.д. образуются из целого числа байт. В

зависимости от способа хранения информации в ОП их адресом считается адрес старшего или младшего байта.

Возможные структуры машинных команд сводятся к пяти основным типам. 1. Четырехадресная структура

КОП

Адрес 1-го

Адрес 2-го

Адрес

Адрес след.

операнда

операнда

результата

команды

 

Такая команда содержит наиболее полную информацию о выполняемой операции, так как она содержит поле кода операции и четыре адреса для указания ячеек памяти двух операндов, участвующих в операции, ячейки, в которую помещается результат операции, и ячейки, содержащей следующую команду.

188

Такой порядок выборки команд называется принудительным. Он использовался в первых моделях ЭВМ, имеющих небольшое число команд и очень незначительный объем ОП.

Длина такой команды применительно к ЭВМ, имеющей порядка 200 команд и объем памяти порядка 16 Мбайт. В этом случае длина КОП будет:

NКОП = log2200, т.е. 8 разрядов (28 = 256).

Для обеспечения доступа ко всем ячейкам памяти потребуется

Nадр = log2 16777216 = log2 16 ×1024 ×1024 = log2 24 × 210 × 210 = log2 224 = 24 .

Таким образом, длина четырехадресной команды составит

Nком = 8 + 24 * 4 = 104 разряда .

Полученная длина команды оказывается недопустимо большой, поэтому в современных ЭВМ такая структура команд не используется.

2. Трехадресная структура

КОП

Адрес 1-го

Адрес 2-го

Адрес

операнда

операнда

результата

 

Можно построить ЭВМ так, что после выполнения команды по адресу K (команда занимает L ячеек памяти) выполняется команда по адресу K+L. Такой порядок выборки команд называется естественным. Он нарушается только специальными командами передачи управления. При естественном порядке выборки адрес следующей команды формируется в устройстве, называемом счетчик адреса команд. В этом случае команда становится трехадресной.

3. Двухадресная структура

КОП

Адрес 1-го

Адрес 2-го

операнда

операнда

 

В большинстве случаев непосредственно перед выполнением операции операнды помещаются во внутренние регистры процессора. Можно построить аппаратную часть процессора таким образом, что результат операции будет всегда помещаться в фиксированный регистр процессора, например на место первого операнда. В этом случае команда будет двухадресной, поскольку адрес результата подразумевается.

189

4. Одноадресная структура

КОП

Адрес 1-го

операнда

 

В одноадресной команде подразумеваемые адреса имеют уже и результат операции, и один из операндов. Для этого аппаратная часть процессора должна быть построена так, чтобы один из операндов, например первый, и результат операции размещались в одном и том же фиксированном регистре. Выделенный для этой цели внутренний регистр процессора получил название аккумулятор. Адрес же другого операнда указывается в команде.

5. Безадресная структура

КОП

Использование безадресных команд возможно только при естественном порядке выборки команд и подразумеваемых адресах обоих операндов и результата операции, например при работе со стековой памятью. В этом случае один операнд находится в вершине стека, а второй операнд в аккумуляторе. Туда же помещается и результат.

Обычно в ЭВМ используется несколько форматов команд разной длины. Кроме того, трехадресные команды в современных универсальных ЭВМ практически не используются, так как являются слишком громоздкими (хотя и самыми удобными с точки зрения программиста). Обычно используются одно- и двухадресные команды и их модификации. Следует отметить, что трехадресные команды используются при работе с памятью небольшого объема. Обычно это массивы внутренней памяти процессора. При выполнении операций типа "регистр-регистр" и достаточно больших объемах регистровой памяти (десятки регистров), как, например, в процессорах классической RISC-архитектуры, подобные команды очень эффективны.

190

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]