ЦСРС_1 / Grebeshkov_Tehnika_mikroproz_sistem_v_kommutazii_uchebnik_dlya_vuzov_2011

Техника микропроцессорных систем в коммутации

Предоставление всем процессорам обработки пакетов доступа к внутренним регистрам, счѐтчикам и общей оперативной памяти.

Обеспечение высокоскоростной пересылки данных между процессорами обработки пакетов.

Управление обновлением значения счетчиков для процессорами обработки пакетов.

Контроль информации по управлению потоками данных на соответствие предварительно назначенной скорости обработки и передачи.

Ещѐ одним примером сетевого процессора является цифровой терминал тракта сигнализации (SILTD) сигнализации ОКС №7 в системе EWSD v10 [83] (см. рис. 1.24). Блок SILTD является аппаратным модулем в состав устройства управления ОКС №7 CCNC и в состав EWSD v10 может входить до 254 устройств SILTD. SILTD обеспечивает управление функциями уровня 2 системы сигнализации ОКС №7.

Устройство SILTD на рис. 1.24 выполняет следующие задачи:

последовательная передача сигнальных сообщений в подчиненный мультиплексор MUXS и прием сообщений из него по цифровым каналам;

установка скорости передачи 54 Кбит/сек (по стандарту ANSI) или 64 Кбит/сек (по стандарту ETSI) при цифровом режиме работы;

последовательная передача сигнальных сообщений в модем по аналоговому каналу со скоростью передачи 4,8 Кбит/сек;

последовательная передача и прием тестовых последовательностей из/в CCNP и CP113;

ввод тракта сигнализации ОКС №7 в работу после устранения неисправностей.

Блок памяти SILTD состоит из перепрограммируемого запоминающего устройства с возможностью стирания данных, СППЗУ и запоминающего устройства с произвольной выборкой, ЗУПВ.

81

Техника микропроцессорных систем в коммутации

троллеров SILTC. Контроллер SILTC контролирует и обслуживает до восьми единиц SILTD. Контроллер SILTC осуществляет распределение сигнальных сообщений, поступающих из периферийного адаптера сигнализации, SIPA к соответствующим терминалам SILTD. Контроллер SILTC выбирает сообщения из SILTD и передает их для дальнейшей обработки в основном процессоре управления CCNC. Для реализации описанных функций, средства SILTC содержат следующие дополнительные функциональные компоненты:

Процессор управления SILTC – работает в режиме с минимальной нагрузкой, поскольку доступ к памяти осуществляется в режиме DMA.

Контроллер прерываний – принимает запрос на прерывание от SILTD и вызывает соответствующую сервисную программу обработки данных.

Программируемый контроллер DMA осуществляет чтение данных из блоков ЗУПВ в контроллере SILTC и распределяет эти данные по одному из двух последовательных интерфейсов SILTC с процессором сети сигнализации по общему каналу, CCNP. В SILTC используются два контроллера DMA. В противоположном направлении контроллер DMA считывает данные из контроллера HDLC и записывает их в ЗУПВ. Таймер в данной схеме вырабатывает тактовый сигнал для вызова программы синхронизации. Частота и тип выходных импульсов определяется программным обеспечением. Для обмена сообщениями между SILTC и подключенными SILTD используется шинный интерфейс с системой шин для шины терминала звена сигнализации B:SILT. Сетевые процессоры, сетевые адаптеры и прочие устройства сопряжения могут эффективно функционировать при наличии высокоскоростной системы ввода/вывода данных. Поэтому рассмотрим далее организацию ввода-вывода данных.

1.8Организация и программное управление вводомвыводом данных, прямой доступ к памяти

Вводом/выводом (ВВ) [4,33] называется процесс обмена (переноса) данных между МПр, основной памятью ОЗУ и внешними устройствами ввода-вывода, к которым относятся НЖМД, НМЛ, на-

83

Техника микропроцессорных систем в коммутации

копитель на оптическом диске (НОД), магнитооптический накопитель, клавиатура, манипулятор типа «мышь», прочие внешние устройства, в т.ч. процессоры других управляющих устройств.

Устройства ввода-вывода – устройства, специализированные для ввода программ и данных в микропроцессорную систему, вывод результатов обработки данных, а также преобразование данных из одной формы в другую. Для связи с микропроцессорной системой устройства ввода-вывода подключаются к параллельным или последовательным шинам ввода-вывода или к общесистемным шинам. Подключение к шинам осуществляется непосредственно, или с помощью контроллеров (адаптеров) ввода/вывода. Контроллер ввода-вывода (контроллер ВВ) есть микропроцессорное устройство, предназначенное для управления процессами ввода-вывода. Контроллер ВВ осуществляет приѐм/передачу сигналов от внешних устройств, их схемную или программную обработку с приѐмом/передачей управляющих или информационных сигналов на шину для МПр или ОЗУ. Контроллеры ВВ согласуют параметры электрических сигналов взаимодействующих устройств; преобразуют запросы/команды внешних устройств в формат, необходимый микропроцессору и наоборот; управляют обменом данными. Контроллер ввода-вывода может быть главным контроллером (формирует прямой канал ввода-вывода к МПр) или контроллером внешнего или периферийного устройства (имеет доступ к главному контроллеру с одной стороны и подключен к внешнему устройству с другой стороны).

В процессе программного управления вводом/выводом передается информация двух видов: управляющие данные (командные слова) и собственно данные. Управляющие данные от МПр – инициируют действия, не связанные непосредственно с передачей данных, например запуск внешнего устройства, запрещение прерываний [22]. Управляющие данные от внешних устройств (слова состояния) – содержат информацию об определенных признаках, например о готовности внешнего устройства к передаче данных, сведения о наличии ошибок при обмене и т.п. Состояние обычно представляется в кодированной форме – один бит для каждого признака или параметра устройства. Перечисленные данные хранятся в специализированных программных или аппаратных регистрах.

84

Техника микропроцессорных систем в коммутации

тивной памяти или с использованием общего адресного пространства, когда порт ввода/вывода рассматривается процессором как ячейка памяти. Эти различия в адресации позволяют реализовать два способа ввода/вывода. В результате существует интерфейс ВВ с изолированными шинами и интерфейс ВВ с общими шинами.

Интерфейс ВВ с изолированными шинами характеризуется раздельной адресацией памяти и портов (внешних устройств). Здесь используются специальные команды ввода/вывода, с

форматом на рис. 1.26.

Рис. 1.26 – Формат команд вво- да-вывода

При выполнении команды ввода IN содержимое прямо или косвенно адресуемого входного регистра PORT передается во внутренний регистр REG микропроцессора. При выполнении команды OUT содержимое регистра REG передается в выходной порт PORT. В МПр могут быть и другие команды управления, относящиеся к ВВ, например команды управления связанные с проверкой и модификацией содержимого регистра управления и состояния.

Интерфейс с общими шинами (ввод/вывод с отображением на память) имеет организацию, при которой часть общего адресного пространства памяти МПр отводится для внешних устройств, регистры ввода/вывода которых адресуются так же, как и ячейки памяти. Если, к примеру, адресное пространство памяти составляет 64 Кбайт, а для программного обеспечения достаточно 32 Кбайт, то область адресов от 0 до 32К-1 (К=1024) используется для пространства памяти, а область адресов от 32К до 64К–1 используется для операций ввода/вывода. При этом признаком, дифференцирующим обращения к памяти и портам ВВ, может быть старший бит адреса. В рассмотренном случае для адресации портов ВВ используются сигналы READ (чтение) и WRITE (запись) по указанному физическому адресу памяти, закреплѐнному за регистром (портом) ввода/вывода.

В составе операционных систем нередко имеются драйверы, которые управляют операциями ввода-вывода для внешних уст-

86

Техника микропроцессорных систем в коммутации

ройств. Благодаря драйверам пользователь может не знать многих особенностей конструкции внешних устройств и интерфейсов ВВ, а просто использовать имеющиеся возможности взаимодействия. Операции ввода-вывода могут реализовываться различными способами. При синхронной последовательной передаче в процессе ввода/вывода каждый передаваемый бит данных сопровождается импульсом синхронизации, информирующим приемник о наличии на линии информационного бита. Асинхронная последовательная передача при вводе/выводе означает, что у передатчика и приемника нет общего генератора синхроимпульсов и что синхронизирующий сигнал не посылается вместе с данными. В управляющих комплексах можно применять три режима ввода/вывода:

программно-управляемый ВВ (называемый также программным или нефорсированным ВВ);

ВВ по прерываниям (форсированный ВВ);

режим прямого доступа к памяти DMA. Программно-управляемый ВВ характеризуется тем, что ини-

циирование и управление ВВ осуществляется программой, выполняемой микропроцессором, а внешние устройства играют сравнительно пассивную роль и сигнализируют только о своем состоянии, в частности, о готовности к операциям ввода/вывода.

Ввод–вывод по прерываниям инициируется не микропроцессором, а внешним устройством, генерирующим специальный сигнал прерывания (см. подраздел 3.2.3). Реагируя на этот сигнал готовности устройства к обмену данными, МПр передает управление ВВ подпрограмме обслуживания устройства, вызвавшего прерывание.

Режим прямого доступа к памяти, DMA – метод обращения внешнего устройства к оперативной памяти компьютера или управляющего комплекса без участия процессора. Метод DMA используется, когда мощности процессора для обработки запросов на прерывания недостаточно, в результате чего скорость обработки данных существенно замедляется. Для предотвращения такого события, микропроцессор исключается из цепочки управления передачей данных между основной памятью и внешним устройством (устройствами). Режим прямого доступа к памяти DMA позволяет освободить

87

Техника микропроцессорных систем в коммутации

Управление доступом к общей системной шине для операции ВВ передаѐтся внешнему устройству; контроллер DMA формируют сигнал AEN (address enable), который получают по общей системной шине все остальные устройства, которые тем самым извещаются о начале

операции прямого доступа к памяти. Контроллер DMA с этого момента управляет обменом на участке внешнее устройство – оперативная память. Как только обмен заканчивается, контроллер DMA снимает запрос DRQ и AEN; управление доступом к шине возвращается к ЦПУ. За время DMA ЦПУ может выполнять другие задачи, что безусловно повышает производительность системы в целом.

Для увеличения скорости обмена между внешним устройством и памятью управляющего комплекса используют специализированные процессоры (сопроцессоры) ввода/вывода. Это обусловлено тем, что в связи с интенсивным ростом использования телекоммуникационных сетей для межмашинного или межпроцессорного обмена, а также в связи с увеличением объѐма и скорости передачи данных, скорость передачи при вводе-выводе стала одним из главных критериев для оценки эффективности телекоммуникационного устройства. Серверы информационно-вычислительных систем, серверы телематических служб, сетевые устройства памяти, сети хранения данных требуют высокоскоростного ввода/вывода для обеспечения высокой общей производительности. Процессоры ввода/вывода обеспечивают повышение скорости передачи данных между аппаратными компонентами средств связи, позволяют устранить задержки при обмене информацией в коммуникационных системах и повысить общую производительность за счет того, что функции управления вводом/выводом с центрального процессора перекладываются на специализированный процессор ввода/вывода. В некоторых случаях процессор ввода-вывода берет на себя функции обработки прерываний ввода/вывода и контроля четности. Это позволяет ускорить выполнение программ на процессоре ЦУУ или ГУУ, более эффективно использовать такие ресурсы как общую системную шину и оперативную память.

Рассмотрим в качестве процессора ввода-вывода специализированный микропроцессор Intel 80321 c RISC-архитектурой [68].

89

Рис. 1.28 – Функциональная блок-схема МПр ввода-вывода Intel 80321

Ядро (core) или ЦПУ МПр 80321 изготовлено по технологии Intel Xscale (относится к ARM–архитектуре, см. раздел 5.3), тактовая частота работы ядра составляет 600 МГц, имеется кэш-память для инструкций ѐмкостью 32 Кбайт и кэш данных ѐмкостью 32 Кбайт, а также дополнительный мини-кэш данных ѐмкостью 2 Кбайт. Кэшпамяти команд и кэш-памяти малой ѐмкости традиционно предназначена для хранения постоянно меняющихся данных. Технология предусматривает наличие семи стадийного конвейера для выполнения операций с целыми числами, восьми стадийного конвейера для чтения-записи данных в оперативную память (подробнее о конвейерной организации вычислений см. раздел 5.1). В процессоре Intel 80321 имеется 128-строчный буфер предсказания переходов. Данная технология будет также подробно рассматриваться в разделе

5.2.

90