ЦСРС_1 / Grebeshkov_Tehnika_mikroproz_sistem_v_kommutazii_uchebnik_dlya_vuzov_2011

Техника микропроцессорных систем в коммутации

контроль и управление работой регионального процессора;

выполнение непрерывного профилактического тестирования аппаратного обеспечения региональных процессоров;

задачи обработки телекоммуникационных протоколов. Блок-схема регионального процессора представлена на рис.

2.16. Конструктивно региональный процессор состоит из 5 комплектов печатных плат, каждая плата реализует соответствующий функциональный блок регионального процессора, а именно:

одна плата используется для реализации блока электропитания процессора;

две платы используются для организации системы вводавывода и интерфейса с общей шиной связи региональных процессоров и далее – с центральными процессорами (по отдельности с каждой стороной А и В); две платы содержат функциональные блоки процессора.

Вторая группа перечисленных плат содержит блок запоминающего устройства (память программ и данных) и интерфейсную схему для интерфейса с шиной модулей расширения. Следующие из перечисленных плат включают арифметико-логическое устройство, схему

141

Техника микропроцессорных систем в коммутации

памяти микропрограмм и схемы дешифратора для расчета физического адреса памяти. Существует несколько типов региональных процессоров, например региональный процессор модуля расширения – это групповое управляющее устройство для абонентского блока, которое контролирует несколько процессоров, DP, которые выполняют текущее сканирование аппаратных средств абонентского блока. Как уже отмечалось, все региональные процессоры подключаются к центральным процессорам через дублированную шину связи региональных процессоров. Каждая шина может обслуживать 32 RP. Процессоры RP могут также подсоединяться к шине регионального процессора абонентских модулей. В последнем случае региональный процессор может быть выносным. При этом контроллер шины регионального процессора разделяется на центральный терминал (STC) и выносной терминал (STR), которые обычно соединяются каналом сигнализации 64 кбит/c.

Подсистема процессора поддержки SP связана с функциями ввода-вывода АХЕ-10 и обеспечивает их выполнение. В системе может присутствовать два или более вспомогательных процессора, их разрядность равна 32, тактовая частота 25 МГц и ѐмкость оперативной (основной) памяти составляет 32 Мбайт. Процессор SP выполняет следующие функции:

загрузка информации в AXE-10 с внешних носителей;

связь между узлами коммутации AXE-10 и SP;

связь c процессором СР;

функции технического обслуживания.

Процессор SP обеспечивает функционирование системы вво- да-вывода со следующими функциями:

поддержка интерфейса человек-машина, в том числе для использования персональных компьютеров и принтеры;

перенос станционных и абонентских данных AXE-10 на жесткие и гибкие накопители на магнитных дисках, на магнитные ленты, на оптические диски и считывание данных с этих носителей; сопряжение с нижестоящими системами эксплуатации с

использованием каналов связи и модемов;

142

Техника микропроцессорных систем в коммутации

управление доступом к узлу коммутации по внешним кана-

лам данных через интерфейсы G.703, G.704, V.24/V.28, V.35,

V.11(V.36) и с помощью телекоммуникационных протоколов

X.25, FTAM, Ericsson MTP;

обмен данными между прикладными программами АХЕ-10 и внешними автоматизированными системами с использованием стека протоколов TCP/IP и интерфейс Ethernet.

Таким образом, комплексирование узла коммутации AXE-10 осуществляется исключительно на основе шин. Коммутационное поле не используется для связи между управляющими устройствами, что безусловно является достоинством решения, потому что коммутационное поле используется только по прямому назначению. Модули и элементы могут добавляться для расширения узла коммутации пропорционально увеличению абонентской ѐмкости. Полный отказ системы управления с описанной иерархической архитектурой маловероятен, хотя децентрализованная архитектура теоретически является более надежной. Недостатком решения по комплексированию AXE-10 является ограниченная пропускная способность шины, в результате чего количество взаимодействующих управляющих устройств, а следовательно и ѐмкость узла коммутации ограничены

2.6Надѐжность и тенденции развития управляющих комплексов

Многопроцессорные управляющие комплексы, наряду с высоким быстродействием, должны обеспечивать высокую надежность и отказоустойчивость. Это достигается за счет способности к реконфигурации и многократному (как правило, двукратному) дублированию наиболее критичных компонент управляющего комплекса. Надежность в целом определяется как свойство объекта (управляющего комплекса) сохранять во времени в установленных пределах значения всех параметров, характеризующих способность выполнять требуемые функции в заданных режимах и условиях применения, технического обслуживания, хранения и транспортирования (ГОСТ 27.002–89). Под отказом понимается случайное событие, нарушающее работоспособность управляющего комплекса. Различают

143

Техника микропроцессорных систем в коммутации

самоустраняющийся отказ или однократный отказ, устраняемый незначительным вмешательством оператора (инженера по эксплуатации), перемежающийся отказ – многократно возникающий самоустраняющийся отказ одного и того же характера. Существует также явный отказ – отказ, который обнаруживается визуально или штатными методами и автоматизированными средствами контроля и диагностирования в процессе применения управляющего комплекса по назначению. Еще одним видом отказа является критический отказ – отказ управляющего комплекса в целом или его отдельного компонента, тяжесть последствий которого в пределах данного анализа признана недопустимой и требует принятия специальных мер по снижению вероятности данного отказа и/или возможного ущерба, связанного с его возникновением (согласно ГОСТ 27.310–95).

Применительно к управляющим устройствам в составе управляющих комплексов различают:

сбой т.е. самоустраняющийся или перемежающийся отказ элементов управляющего комплекса;

явный отказ – полный выход из строя одного из элементов управляющего комплекса;

критический отказ – аварийная ситуация, выход из строя более 50% оборудования управляющего комплекса.

Сбой возникает вследствие одновременного неблагоприятного изменения нескольких параметров устройства и существует сравнительно кратковременно. Перемежающиеся отказы могут возникать, например, при плохом контакте во врубной колодке, посредством которой модуль подключается к монтажной плате. Для оценки надежности аппаратуры управляющего комплекса рассмотрим случай, когда отсутствует возможность ремонта или замены элементов управляющего комплекса в разумные сроки. Примером этой ситуации является управляющий комплекс космического спутника связи или отсутствие запасных частей на складе. Очевидно, что такой подход даст нижнюю предельную оценку показателей надѐжности. Все остальные оценки для изделий с возможностью восстановления в разумное время, будут, по крайней мере, не хуже полученной [60]. Основными параметрами надежности являются интенсивность отказов

144

Техника микропроцессорных систем в коммутации

, вероятность безотказной работы за время t, P(t), среднее время работы до отказа T:

m

m – число единиц оборудования, отказавших за время t,

N – число исправных единиц оборудования на начало промежутка времени t;

– параметр экспоненциального распределения времени работы до отказа.

Параметр определяет долю (а не количество) изделий или единиц оборудования, отказавших в течении заданного интервала времени, например за один час. На этапе промышленной эксплуатации управляющих комплексов в штатном температурно-влажностном режиме интенсивность отказов изделий можно оценивать по математическому ожиданию этой величины. Для интегральных полупроводниковых микросхем в обычном, коммерческом исполнении значение интенсивности отказов составляет =10-6…10-8 1/час, поэтому среднее время работы до отказа отдельной микросхемы достаточно большое, хотя и не бесконечное: T = 106…108 часов. В состав управляющего комплекса входят сотни МПр и микросхем, отказ одной из них необязательно приводит к полному отказу модуля или управляющего комплекса. Кроме того, если микросхемы сами по себе и не восстанавливаемы, то модульная структура оборудования всегда позволяет заменить плату(модуль) с вышедшей из строя микросхемой. Возможна и замена МПр путѐм перемонтажа. Поэтому на практике критический отказ – событие, состоящее в выходе из строя 50% и более управляющего комплекса современного средства связи – достаточно маловероятно и происходит редко. Тем более маловероятен полный отказ управляющего комплекса. В частности, фирма Siemens оценивает частоту полного отказа координационного про-

145

Техника микропроцессорных систем в коммутации

цессора CP113 как 1 раз в 300 лет. Рассмотрим расчѐт вероятности безотказной работы управляющих комплексов с учѐтом сделанных допущений и предположений.

Одним из основных способов повышения надѐжности таких систем является резервирование – способ обеспечения надежности объекта за счет использования дополнительных средств и (или) возможностей, избыточных по отношению к минимально необходимым для выполнения требуемых функции. Резервирование часто применяется при полном или частичном отсутствии возможностей восстановления отказавшего устройства, что характерно для систем космической связи, которые находятся на околоземной орбите, а также для систем связи, недоступных для технического обслуживания (например, специальная или разведывательная аппаратура). Также резервирование применяется для безобрывного переключения на работоспособное устройство и обеспечение тем самым непрерывности связи.

Различают два вида резервирования: общее и раздельное (поэлементное, параллельное). Пусть компоненты (единицы) управляющего комплекса объединены в последовательную систему, где отказ любой компоненты приводит к отказу системы в целом. Компоненты управляющего комплекса включаются последовательно, одна за другой и формируют общий контур управления. При общем резервировании для повышения надежности резервируется весь контур управления, т.е. все взаимодействующие компоненты. В итоге, в схеме появляется избыточность, вызванная появлением резерва в виде второго, третьего, m-го контуров управления (см. рис. 2.17).

Рис. 2.17 – Схема общего резервирования

146

Техника микропроцессорных систем в коммутации

Как уже отмечалось, вероятность безотказной работы схемы на рис. 2.17 оценим для предельного случая, когда полностью отсутствует возможность замены вышедшего из строя элемента из ЗИП или ремонт элемента в разумные сроки невозможен. Пусть отказ одного элемента не зависит от отказа другого элемента; при этом отказавший элемент рассматривается как полностью неработоспособный, т.е. не имеет место перемежающийся отказ, когда элемент периоди-

где

n – число компонентов (управляющих устройств, процессоров); m – число контуров (параллельных компонентов) резервирова-

ния;

pi (t) – вероятность безотказной работы отдельного i-го компонента в m-ном контуре за время t.

В случае общего резервирования наиболее часто используется режим работы, при котором контур (или компонент), выступающий в качестве резерва, включен с самого начала и обрабатывает ту же нагрузку, что и основной контур (компонент). Это случай т.н. нагруженного или «горячего» резерва. Контуры управления здесь автоматически делятся на активный и резервный. В случае выхода из строя одного контура производится автоматическое безобрывное переключение на резервный контур с выдачей аварийного сообщения оператору. Одновременно производится автоматический запуск процедур реконфигурации управляющего комплекса с целью повторного запуска/изоляции отказавшего контура. В дальнейшем отказавший контур или его часть ремонтируется, как правило, путѐм замены отказавших компонент на исправные. По указанной схеме резервируются, например, управляющие устройства АТСКЭ типа «Квант» – двухмашинный управляющий комплекс.

147

Техника микропроцессорных систем в коммутации

Недостатком общего резервирования является его неэкономичность, так как объем оборудования управления возрастает в общем случае в m раз (для АТСКЭ «Квант» m=2), а производительность остается на уровне производительности одного управляющего комплекса. Поэтому такое резервирование управляющего комплекса применяется в системах коммутации с малой ѐмкостью (до 8 000 номеров) и централизованным управлением. Также эта схема может применяться в групповых управляющих устройствах, где дополнительная стоимость резервного маломощного управляющего устройства существенно не увеличивает стоимость средства связи в целом. Следует отметить, что для невосстанавливаемых систем при m = 3…4 общее резервирование позволяет достичь характеристик, близких к идеальным, т.е. существует почти стопроцентная гарантия работоспособности управляющего комплекса. Однако этот вариант технического решения является самым дорогостоящим и применяется в исключительных случаях, например в средствах космической связи.

Для повышения эффективности общего резервирования возможен вариант разделения обрабатываемой нагрузки в соотношении 50/50 т.е. в нормальном режиме 50% нагрузки обрабатывает основной контур, 50% нагрузки обрабатывает резервный контур. При отказе основного контура, резервный контур без задержки подключается как основной. Кроме того, может применяться режим «холодного» резервирования, при котором резервный управляющий комплекс подключается только после полного отказа основного управляющего комплекса. Этот способ позволяет продлить срок эксплуатации резервного комплекса. Однако на время запуска резервного управляющего комплекса средство связи не сможет выполнять свои основные функции т.е. соединения абонентов будут потеряны, а время восстановления увеличивается.

При раздельном резервировании резервируются отдельные компоненты управляющих устройства, например отдельные процессоры, каналы ввода/вывода, элементы памяти и общесистемные шины (см. рис. 2.18).

148

Техника микропроцессорных систем в коммутации

Рис. 2.18 – Блок-схема раздельного резервирования

В случае отказа одного компонента его функции выполняет дублирующий компонент без существенной потери качества связи или производительности управляющего комплекса. В этом случае вероятность безотказной работы комплекса на рис. 2.18., Pразд (t) , определяется по формуле:

i1

Вцелом для одних и тех же исходных данных раздельное резервирование более эффективно чем общее. Рассмотрим в качестве примера оценку надежности процессора CP113с и построим блоксхему для оценки надежности CP113с (см. рис. 2.19).

Рис. 2.19 – Упрощенная блок-схема обеспечения надежности CP113 для случая полного простоя системы

Очевидно, что здесь имеет место случай раздельного резервирования. Вероятность безотказной работы схемы можно оценить по формуле:

где

149