ЦСРС_1 / Grebeshkov_Tehnika_mikroproz_sistem_v_kommutazii_uchebnik_dlya_vuzov_2011

Техника микропроцессорных систем в коммутации

маркера доступа, методы контроля несущей, методы контроля несущей и обнаружения коллизий, метод запроса–подтверждения. В части мультиплексирования используется частотное, временное, статистическое временное мультиплексирование.

Сетевой адаптер определяет способ низкоуровневого кодирования бит кадра последовательностью электрических/оптических сигналов при передаче данных и декодирование на приеме. Кодирование осуществляет по алгоритму, который должен обеспечить помехозащищѐнную передачу исходной информацию по линиям и каналам связи таким образом, чтобы принимающая сторона смогла правильно распознать посланную информацию с высокой степенью вероятности.

Сетевой адаптер осуществляет преобразование данных из параллельной формы в последовательную форму и обратно. Это делается для упрощения проблемы синхронизации сигналов, удешевления линий связи и для решения проблем затухания в сетях связи. В результате во внешних линиях и каналах связи информация передается в последовательной форме, бит за битом, а не побайтно, как на внутренних шинах узла коммутации.

Сетевой адаптер поддерживает синхронизацию битов, байтов и кадров, которая применяется для устойчивого приема передаваемой информации, включая поддержку при необходимости постоянного синхронизма приемника и передатчика информации.

Сетевой адаптер может использовать для решения этой задачи специальные методы кодирования, не использующие дополнительной шины с тактовыми синхросигналами. Данные методы обеспечивают периодическое изменение состояния передаваемого сигнала, которое используется тактовым генератором приемника для подстройки синхронизма.

Сетевые адаптеры различаются по типу используемых шин для подключения к узлам коммутации: ISA, EISA, PCI, PCI-Express, а также по типу принятой сетевой технологии для организации внешних связей – Ethernet, Gigabit Ethernet, FDDI, ATM и т.п.

Для совокупностей протоколов физического, канального уровней сейчас имеется возможность использования различных сред распространения сигналов электросвязи. Например, стандарт

71

Техника микропроцессорных систем в коммутации

Ethernet поддерживает передачу по коаксиальному кабелю, по неэкранированной витой паре и по оптоволоконному кабелю.

В результате сетевой адаптер может поддерживать интерфейс как с одной, так и одновременно с двумя физическими средами распространения сигналов. В случае, когда сетевой адаптер поддерживает только одну среду передачи, а по факту необходимо использовать другую, дополнительно могут применяются трансиверы и конверторы.

Применяемые в узлах коммутации трансиверы (приемопередатчики) могут выполнять часть функций сетевого адаптера, в том числе функции кодирования/декодирования сигнала, функции приемо-передачи сигнала электросвязи, а также следующие специфические функции:

подключение, сохранение и разрыв (отключение) физического соединения;

определение параметров физического канала связи согласно используемому интерфейсу;

восстановление канала после отказов электрических или оптических цепей;

определение параметров сигналов электросвязи – уровни напряжения, фронты сигналов, амплитуды, фазы и частоты; определение типа физической среды распространения сигнала (электрический кабель, оптический кабель,

радиоканал); способ передачи в среде распространения сигнала электро-

связи (одна/несколько несущих частот либо одна/несколько длин волн оптического излучения).

Трансивер подключается к физической линии через трансформатор/устройство развязки или к оптическому кабелю через оптоэлектронный преобразователь. Сетевые адаптеры и трансиверы могут выпускаться в виде единого технического решения (модуля).

Также трансиверы могут выпускаться в качестве самостоятельного устройства. В частности, для построения мультиплексоров PDH [49], применяются сдвоенные трансиверы на основе специализированной микросхемы Intel LXT-332 (см. рис. 1.22). Микросхема Intel

72

Техника микропроцессорных систем в коммутации

LXT-332 представляет собой полностью интегрированный блок линейного интерфейса для работы на скорости 1544 кбит/сек или 2048 кбит/сек.

Такты (тактовая частота) Основная тактовая мультиплексора 8448 кГц частота 2048 кГц

Генераторное оборудование

Рис. 1.22 – Структурная схема мультиплексора E2 на основе микросхем

В состав данной микросхемы входят: кодер-декодер HDB-3, B8ZS;

линейный интерфейс согласно Рек. МСЭ-Т G.703 c эквалайзером, управляющим амплитудой выходных импульсов передатчика;

аттенюатор джиттера, коммутируемый в такт передачи и в такт приѐма;

встроенный кварцевый генератор, генератор псевдослучайной последовательности и детектор ошибок для контроля тактов;

устройства замыкания шлейфов как в сторону станционного оборудования так и в сторону линии связи; последовательный интерфейс для работы с внешним микропроцессором управления;

73

Техника микропроцессорных систем в коммутации

схема диагностики и контроля.

Микросхема LXT-332 выполнена по К-МОП технологии и имеет два основных режима работы:

Аппаратный режим, не требующий подключения внешнего управляющего МПр.

Микропроцессорный режим, предусматривающий работу с внешним управляющим МПр, который используется для конфигурирования микросхемы LXT-332, диагностики, сканирования аварийных состояний.

Аппаратный режим позволяет строить самые простые мультиплексоры. Это решение позволяет поддерживать все функциональные режимы мультиплексирования, за исключением контроля тактов

спомощью встроенного генератора псевдослучайной последовательности и детектора ошибок. Микропроцессорный режим позволяет получать более гибкое конструктивное решение, использовать микросхему трансивера LXT-332 во взаимодействии с системой управления мультиплексором, обеспечивая тем самым дистанционный контроль аварийных состояний, конфигурирование и мониторинг состояний всех трактов системы передачи. Здесь могут использоваться восьмиразрядные МПр с использованием параллельного или последовательного интерфейса управления. В микропроцессорном режиме управления обеспечивается немедленный контроль (по процедуре прерывания) работы драйверов приема и передачи данных системы передачи.

Для проверки работоспособности трансиверов имеются различные диагностические режимы: организация местного, удаленного и аналогового шлейфов, а также включение сигнала индикации аварийного сигнала, СИАС. В микросхему LXT332 встроен генератор и детектор псевдослучайной последовательности, ПСП. Для операций

страктом Е1 используется 215-1 (32767) ПСП с инвертированием на выходе. Имеются средства для введения логических ошибок в ПСП и нарушений чередования полярности в линейный код. Использование ПСП в ИС LXT332 возможно только в режиме микропроцессорного управления. Как видно на рис. 1.22 трансиверы связаны с мультиплексором PDH по внутреннему интерфейсу на основе NRZ-

74

Техника микропроцессорных систем в коммутации

кодированного сигнала. Набор тактовых сигналов, необходимых для работы мультиплексора, формируется набором генераторного оборудования. Далее в главе 4 будет отдельно рассмотрен трансивер для систем оптической связи. Мультиплексор в целом может применяться в качестве устройства сопряжения узла коммутации, обеспечивая подключение узла коммутации к нескольким каналам или линиям связи. В узлах коммутации мультиплексоры выполняют, как правило, пространственно-временное преобразование, в результате чего сигналы электросвязи последовательно коммутируются из сравнительно большого числа низкоскоростных каналов в высокоскоростной канал/каналы. В процессе демультиплексирования происходит обратное преобразование. В результате узел коммутации последовательно получает доступ ко всем внешним каналам и линиям связи.

1.7.2 Сетевой процессор

В узлах коммутации для обеспечения задач управления трафиком, прежде всего пакетным, нередко применяются сетевые процессоры или коммуникационные процессоры/контроллеры. Коммуникационные процессоры впервые использовались в больших ЭВМ, где данный процессор обеспечивал связь между мэйнфреймом и кластерными контроллерами. В этом случае коммуникационный процессор обрабатывал передаваемую информацию, осуществлял контроль и устранение ошибок, кодировал сообщения, управлял линиями связи. Коммуникационный процессор в современных средствах связи осуществляет формирование (сборку) пакетов, разборку пакетов, обработку полей и отдельных разрядов (бит) пакетов с аппаратной поддержкой обработки. В современных узлах коммутации архитектура, функции коммуникационных процессоров существенно изменились. Теперь следует говорить о применении данного класса микропроцессоров в качестве устройств сопряжения на стыке между узлом коммутации и внешними сетями, преимущественно на канальном и сетевом уровне в соотвествии с семиуровневой моделью ВОС. В качестве таких устройств сейчас используются сетевые процессоры.

75

Техника микропроцессорных систем в коммутации

Сетевой процессор (network processor) [80] – специализиро-

ванный микропроцессор, который применяется для выполнения функций обработки потоков данных, пакетов и кадров, относящихся к различным телекоммуникационным протоколам с гарантированной задержкой по времени. Таким образом, основное назначение сетевого процессора – выполнять функции устройства управления сетевым трафиком при коммутации пакетов или кадров. Особенности обработки пакетов или кадров определяются программным обеспечением, которое загружается в сетевой процессор. Для вычислений сетевой процессор использует ограниченное число инструкций (микрокоманд), достаточных для обработки данных с высокой скоростью. Сетевой процессор является промежуточным звеном сопряжения между сетевым адаптером и цифровым коммутационным полем узла коммутации. Сетевой процессор может применяться в межсетевых экранах, многопротокольных маршрутизаторах.

Сетевой процессор состоит из одной или нескольких вычислительных машин обработки данных (engines, microengines), которые представляют собой самостоятельные ЦПУ с памятью команд, счетчиками команд и регистрами. Эти средства могут выполнять специализированные функции обработки пакетов данных. Поэтому машины обработки данных иногда называются «процессорами обработки пакетов», «дополнительными процессорами» [25] или протокольными процессорами (protocol processors) (см. рис. 1.23).

Техника микропроцессорных систем в коммутации

просов в секунду, которое будет необходимо для корректной обработки пакетов минимального размера. Большинство сетевых процессоров обеспечивают поддержку таблиц поиска, а в характеристиках указывается число запросов в секунду, которые они могут выполнить. Далее рассматривается тип запроса и размер таблицы поиска, на основании чего делается вывод о глубине и продолжительности поиска и, соответственно, о времени необходимом для этих процедур.

Сетевой процессор может выполнять такие операции обработки данных, как уменьшение значения содержимого поля «время жизни» (Time-to-Live) для IP-дейтаграммы или повторное вычисление значения контрольной суммы CRC с помощью циклического избыточного кода. В состав микропроцессорной системы для сетевого процессора входят блоки интерфейса с ОЗУ и интерфейсы с высокоскоростной общестанционной шиной узла коммутации.

Также в состав сетевого процессора может входить процессор оперативного управления (control processor). Этот процессор выполняет функции обработки пакетов, которые имеют более жесткие требования к времени и достоверности обработки, например контрольные пакеты, пакеты управления. Процессор оперативного управления выполняет функции сбора статистики о работе сетевого процессора в целом. Как правило, встроенный процессор оперативного управления имеют сетевые процессоры с низкими требованиями к производительности. Для высокоскоростных сетевых процессоров характерен внешний процессор оперативного управления, который создаѐтся на базе процессора общего назначения и подключается к сетевому процессору по общей системной шине микропроцессорной системы.

Сетевой процессор, как правило, выполняет следующую последовательность процедур:

1.Получение через сетевой интерфейс/порт пакетов, ячеек или кадров для обработки.

2.Полная или частичная запись полученных данных в общую внутреннюю оперативную память.

3.Определение порядка обработки пакетов, ячеек или кадров.

4.Процесс обработки, включая определение типа пакета, об-

78

Техника микропроцессорных систем в коммутации

работка данных заголовка пакета/кадра, определение данных маршрутизации, модификацию заголовка и присвоение требуемого класса обслуживания QoS.

5.На основании данных QoS пакет может быть временно задержан при передаче/обработке или обработан немедленно.

6.Перенаправление пакета или кадра на требуемое устройство ввода/вывода для дальнейшей обработки. Перенаправление осуществляет на интерфейс коммутационного поля или в буфер приѐма-передачи сетевого интерфейса.

Вбольшинстве случаев для минимизации времени обработки и обеспечения высокой скорости передачи на сетевых интерфейсах только п.п.3,4,5 реализуются программно, остальные пункты – реализуются аппаратными средствами.

Создание сетевых процессоров вызвано повышением сложности и ускорением процессов обработки информации в современных средствах связи. Например, в качестве примера требований к сетевому процессору, функционирующему на интерфейсе OC-192/10 Гбит/с, можно указать, что длительность временного интервала, достаточная для глубокой проверки пакета составляет всего 35 наносекунд. За это время сетевой процессор должен выполнить функции обработки входящих ячеек/пакетов, соответствующие сетевому уровню (3-й уровень) согласно модели взаимосвязи открытых систем. Далее обработанные пакеты должны быть переданы устройствам управления в правильной последовательности, с требуемой скоростью и с нормативным качеством.

Всоставе управляющего комплекса сетевые процессоры могут выполнять функции маршрутизации трафика, распределение сетевых ресурсов, диагностику и управление последствиями отказов. Например сетевой процессор Intel IXP1200, выполняет функции обработки, преобразования и маршрутизации пакетов данных, передаваемых по сетям связи. Для этого IXP1200 объединил в себе два вычислительных компонента: встроенный микропроцессор, выполняющий функции основного ЦПУ и дополнительные микропроцессорные ядра, выполняющие функции обработки пакетов. Тактовая частота основного ЦПУ и процессоров обработки пакетов составляет 232 МГц, поддерживается передача учетверѐнных слов данных. Встро-

79

Техника микропроцессорных систем в коммутации

енный 32-х разрядный микропроцессор в составе IXP1200 служит для выполнения задач по управлению IP-сетью. Шесть программируемых микроконтроллеров (дополнительные микропроцессорные ядра) одновременно ведут многопоточную обработку данных, передаваемых по сети [25]. В результате, в течение одного машинного цикла одновременно могут выполняться семь различных сетевых задач, а 18 других задач ставятся в очередь на выполнение. При этом программируемые микроконтроллеры допускают возможность перепрограммирования с целью оптимизации обработки данных для различных приложений. Процессор IXP1200 способен обрабатывать 3 миллиона пакетов в секунду, что соответствует скорости 1,5 Гбит/сек.

Другой образец сетевых процессоров, IBM PowerNP производства компании IBM, США представляет собой многопроцессорную систему, включающую 16 процессоров обработки пакетов, 7 специализированный сопроцессоров, обеспечивающих аппаратную поддержку ускорения вычислений. Тактовая частота работы сетевого процессора IBM PowerNP составляет 133 МГц, потребляемая мощность 20 Вт.

Процессор основного ЦПУ на выполнен на базе МПр общего назначения PowerPC. Этот сетевой процессор поддерживает обработку и передачу пакетов данных в пассивных оптических сетях и локальных вычислительных сетей по технологии Gigabit Ethernet со скоростью передачи до 2,5 Гбит на уровнях 2–5 модели ВОС.

Также в состав IBM PowerNP входят периферийные интерфейсы. Каждая пара процессоров обработки пакетов PowerNP совместно использует специализированный аппаратный сопроцессор. Процессор обработки пакетов имеет три конвейера. Один из них выполняет обработку таблиц поиска, два других – функцию обработки кадров Ethernet и осуществление связи с другими сетевыми устройствами обработки данных.

Семь специализированных сопроцессоров выполняют следующие функции:

Обеспечение буферизации кадров для поддержки режима DMA при работе с оперативной памятью.

Расчет контрольных сумм заголовков пакетов.

80