1.2.5. Кварцевые резонаторы
Кварцевые резонаторы – устройства, использующие пьезоэлектрический эффект для возбуждения электрических колебаний заданной частоты. При совпадении частоты приложенного напряжения с одной из собственных механических частот кварцевого вибратора в приборе возникает явление резонанса, приводящее к резкому увеличению проводимости. Обладая среди резонаторов самой высокой добротностью Q=105…107 (добротность колебательного LС-контура не превышает 102, пьезокерамики – 103), кварцевые резонаторы имеют также высокую температурную стабильность и низкую долговременную нестабильность частоты.
Кварцевые резонаторы применяются в генераторах опорных частот, в управляемых по частоте генераторах, селективных устройствах: фильтрах, частотных дискриминаторах и т.д. В SDK-1.1 два кварцевых резонатора (рис.12). Y1 служит для тактирования ADuC812 (12 МГц), а Y2 для тактирования часов реального времени (32.768 КГц).
Рис.12. Кварцевые резонаторы
1.2.6. Дискретные входы-выходы
Дискретные входы-выходы предназначены для ввода и вывода информации представленной в двоичном виде. Сигнал на входе или выходе дискретного порта может принимать значение логического нуля или единицы. В SDK-1.1 дискретные порты выведены на разъем J3. Эти порты можно использовать для подключения модулей SDX или каких либо других внешних устройств. Кроме этого, к дискретным входам-выходам подключены DIP переключатели, позволяющие задавать фиксированные значения сигналов на входах. По умолчанию все входы притянуты к логической единице (через резисторы на +5В). При замыкании переключателя SW3 на выбранном входе появляется логический ноль.
Дискретные входы-выходы не имеют гальванической изоляции. Логическому нулю соответствует 0В, а логической единице +5В (уровни TTL). Нагрузочная способность дискретных портов ввода-вывода подключенных к разъему J3 невелика, так как на разъем выведены порты ADuC812 без каких либо дополнительных усилителей.
ADuC812 может обращаться к внешней памяти программ, внешней памяти данных или к каким либо периферийным устройствам. При доступе к внешней памяти программ используется сигнал #PSEN (Program Store Enable) для чтения команд. При доступе к внешней памяти данных используются сигналы #RD и #WR. Порт 0 и порт 2 используются в качестве шины адреса/данных при доступе к внешней памяти. В SDK-1.1 сигналы PSEN и RD объединены вместе с помощью логического элемента «И» (U2-1), что позволяет использовать единое пространство памяти программ и данных.
Рис. 13. Организация дискретных входов-выходов
Так как для работы с 24 битной шиной адреса и 8 разрядной шиной данных используется только 16 выводов, в схеме поставлены регистры-защелки (latch) U3 и U7. В качестве восьмиразрядного регистра-защелки используется микросхема 74HCT73W. Положительный перепад на входе CLK приводит к запоминанию состояния входов D1..D8 и выдаче информации на выходы Q1..Q8. Активный уровень на входе CLR (логический «0») приводит к обнулению содержимого регистра-защелки. Регистры-защелки получают данные по сигналу ALE.
В U3 попадает младшая часть адреса (А0..А7), в U7 – старшие 4 бита адреса (А16..А19) (рис.15). Бит А19 используется как сигнал CS (Chip Select) для выбора микросхемы ОЗУ. ОЗУ выбирается, если на А19 логический ноль. При наличии логической единицы на А19 выбирается ПЛИС. При замыкании JP11 сигнал PSEN замыкается на корпус через резистор R22. Это переводит ADuC812 в режим загрузки ПО после аппаратного сброса.
SDK-1.1 может иметь две микросхемы статической памяти: КМ684000 и AS7C4096. Обе микросхемы являются микросхемами статической памяти с организацией 512Кх8 (512 Кбайт). В стенд SDK-1.1 впаивается только одна из микросхем, хотя на печатной плате есть место для установки обеих.
Рис. 14 Подключение ADuC812 к внешнему ОЗУ