Лабы и курсовая / Курсовое проектирование ЦИС IV

Курсовое проектирование по курсу

«Микросхемотехника ЦИС».

ЭКТ-44,45,46. 2-й семестр

задание на курсовой проект:

1. используя параметры эквивалентного логического элемента, разработанного в предыдущем КП по микросхемотехнике ЦИС, спроектировать схему триггера с динамическим управлением (фронтом или срезом синхросигнала) в соответствии с заданным вариантом. Результатом проектирования является схема, выполняющая заданную по варианту логическую функцию для указанной рабочей частоты при минимальном из заданных значений нагрузочных емкостей.

2. Выбрать по литературным источникам схему устройства на базе спроектированного

триггера, реализующую заданную логическую функцию (регистра, счетчика, делителя частоты

и т.д.) с многоразрядными логическими переменными. Число разрядов не менее 8, число

транзисторов в устройстве – не менее 100.

При необходимости для реализации логической функции возможны трансформации исходного триггера, например,

• преобразование JK-триггера в Т-триггер и т.п.;

• введение дополнительного логического управляющего сигнала сброса информации и выборки (установки);

• осуществление коррекции топологических размеров исходного логического элемента и связанных с этим времен задержки на логических вентилях. При необходимости выполняется перерасчет схемы триггера при помощи программы SPICE;

• разработка топологического эскиза базовой триггерной схемы.

3. Разработать устройство по полузаказному алгоритму проектирования, считая исходный триггер библиотечным элементом матрицы.

4. При помощи программы OrCad нарисовать электрическую схему устройства.

5. Провести логическое моделирование разрабатываемого устройства при помощи, например, программы ASKT. В качестве библиотечного элемента использовать вентили из библиотеки ASKT.

6. Выполнить эскизный чертеж топологии устройства, используя разработанный ранее эскиз топологии триггера в виде прямоугольника, подсоединенного к шинам питания, с размерами, координатами входов и выходов в заданном масштабе - проектирования. Программа PULT или другой алгоритм.

7. Рассчитать паразитные сопротивления и емкости шин межсоединений (разрешено 2 уровня Al- металлизации) по разработанному топологическому варианту.

• Рассчитать величины паразитных емкостей (С_пар) и сопротивлений (R_пар) шин межсоединений для полученного топологического эскиза схемы. Расчет вести для самых длинных шин, если величины С_пар будут меньше 10 фФ, а R_пар - меньше 50 Ом, т.е. <0,1 пс, то вкладом задержек в шинах разводки в быстродействие схемы можно пренебрегать. В ином случае, соответствующие емкости и сопротивления должны быть включены в электрическую схему для проведения моделирования переходных процессов в проектируемой схеме.

• Определить время задержки в шинах связи, сравнить с временами задержки в схеме триггера, скорректировать рабочую частоту.

• Скорректировать величины емкостей, подсоединенных в качестве нагрузки к выходам триггера с учетом дополнительных топологических емкостных нагрузок от шин разводки, на основании этого сделать перерасчет рабочей частоты и потребляемой мощности триггера и устройства на его основе.

3. Изменяемые параметры:

• емкость нагрузки устройства из исходного курсового и в 10 раз большая,

• номинал источника питания 5 и 3,6 В.

3. Рассчитывается частота:

- максимальная,

- рабочая,

- при заданных параметрах выходного импульса,

- для различных вариантов нагрузки.

10. Исследования (бонус):

• неопределенных и запрещенных состояний в триггерах,

• функциональных и логических состязаний.

ОТЧЕТ ПО КП ДОЛЖЕН СОДЕРЖАТЬ:

1. Задание на КП с перечислением параметров исходного логического элемента.

2. Описание работы разрабатываемого устройства.

3. Расчет параметров элементов триггера для заданной частоты и нагрузочной емкости.

4. Эскиз топологии триггерной схемы.

5. Файлы входной информации с логотипом студента.

6. Распечатки тактовой диаграммы работы триггера, смоделированные на PSPICE.

7. Распечатки структурной и электрической схемы разрабатываемого устройства по программам ASKT и OrCad.

8. Тактовую диаграмму результатов логического моделирования (ASKT).

9. Распечатку топологического чертежа устройства.

10. Расчет паразитных емкостей и сопротивлений шин межсоединений.

11. Выводы. Результаты расчета площади, мощности и быстродействия схемы. Комментарии, сравнительный анализ рассмотренных вариантов схемы.

На распечатках должны присутствовать подписи к рисункам с указанием фамилии и группы студента. Рисунки располагать в тексте по мере упоминания.

варианты для выполнения кп.

величины

• частоты тактирующего сигнала f,

• параметров выходного сигнала (t_фронта = t_среза   нсек),

• значения нагрузочных емкостей C_{нагрmin,max} ,

• топологической нормы проектирования ,

• структурно-технологические параметры

берутся из варианта предыдущего курсового проекта.

№ варианта совпадает с номером студента в списке группы.

При разработке топологии устройства можно использовать два слоя металлизации.

ЛИТЕРАТУРА

1. Ю.Ф. Опадчий и др. аналоговая и цифровая электроника. М., Телеком, 1999.

2. Ю.А. Браммер, И.Н. Пащук. Импульсные и цифровые устройства. М., Высшая школа, 1999.

3. А.Г. Алексенко, И.И. Шагурин. Микросхемотехника. М., Радио и связь, 1982.

4. И.Н. Букреев и др. Микроэлектронные схемы цифровых устройств. М., Сов. Радио, 1975.

№ ва-ри-ан-та	Тип триггера (логическая функция)	Схема устройства	Пример реализации (литература, рис., табл.)
1	D-C (D-V)	Параллельный регистр	[1], pис.17.25
2	J-K	Регистр сдвига	[1], pис.17.26
3	R-S	Реверсивный регистр сдвига	[1], pис.17.28
4	T-V	Реверсивный счетчик	[1], pис.17.33
5	R-S	Счетчик с параллельным переносом	[1], pис.17.35
6	D-C (D-V)	4-разр. Счетчик со сквозным переносом	[1], pис.17.37
7	J-K	Двоично-десятичный счетчик	[1], pис.17.39
8	T	Кольцевой счетчик	[1], pис.17.42
9	T-V	Суммирующий счетчик	[2], pис.8.1.
10	R-S	Вычитающий счетчик	[2], pис.8.4
11	D-C (D-V)	Суммирующий счетчик с параллельным переносом	[2], pис.8.5
12	J-K	Реверсивный счетчик с параллельным переносом	[2], pис.8,7
13	T	Делитель на 5	[2], pис.8,9
14	T-V	Делитель на 6	[2], pис.8,10
15	R-S	Делитель на 3 с обнулением	[2], pис.8,11
16	D-C (D-V)	Делитель на 5	[2], pис.8,14,б
17	J-K	Параллельный регистр	[2], pис.8,16
18	R-S	Последовательный регистр	[2], pис.8,18
19	T-V	Реверсивный регистр	[2], pис.8,20
20	Т	Кольцевой счетчик с четным модулем	[3], pис.5,9
21	D-C (D-V)	Кольцевой счетчик с нечетным модулем	[3], pис.5,9
22	J-K	Последовательный счетчик с переменным модулем	[3], pис.5,12
23	R-S	Генератор чисел	[3], pис.5,15
24	T-V	Счетчик с модулем счета 12	[4], табл.5,3
25	R-S	Четырехканальный распределитель импульсов	[4], рис.6,7
26	R-S	Трехканальный распределитель импульсов	[4], рис. 6,22