183
ны по периферии кристалла в общей изолированной от подложки n-области, на которую подается положительное напряжение источника питания. Эта область используется в качестве шины питания буферных элементов.
Контактные площадки для подключения напряжения питания формируются в центре боковых периферийных областей. Рядом расположены группы резисторов, с помощью которых задается требуемый ток в инжекторы И2Л-структур. Величина сопротивления устанавливается с помощью металлических перемычек между контактными областями резисторов.
9.3Базовые матричные кристаллы на основе полевых транзисторов с изолированным затвором
Внастоящее время в микроэлектронной аппаратуре разрабатываются и применяются базовые матричные кристалы на основе n-канальных МОП-транзисторов и комплементарных МОП-структур, сформированных на подложках из кремния или структурах КНС (кремний на сапфире). Базовые матричные кристаллы на основеn-МОП-транзиcторов имеют высокую плотность компоновки элементов.
Логические элементы на КМОП-структурах при малых частотах переключения потребляют минимальную по сравнению с другими логическими элементами мощность и имеют высокую помехоустойчивость. На основе КМОП-структур можно реализовать как цифровые, так и аналоговые схемы. Замена подложки из кремния сапфиром уменьшает время задержки до 1…3 нс и менее на элемент.
БИС на основе КМОП-транзисторов, несмотря на достаточно сложную технологию производства, широко применяются в аппаратуре среднего и высокого быстродействия в тех случаях,
когда основными являются требования малой потребляемой мощности и высокой помехоустойчивости.
Впервых разработках БМК на основе КМОП-структур использовались подложки n-типа, в которых методом диффузии формировались изолированные с помощьюp-n-перехода p-
области (карманы). В n-подложке |
формировались |
сток- |
184
истоковые p+-области p-канальных транзисторов, а в p-карманах - n+-области n-канальных транзисторов. За основу была принята хорошо освоенная в промышленности технологияp-канальных транзисторов с металлическими (алюминиевыми) затворами.
В современных конструкциях БМК используютсяp- подложки с n-карманами, в которых формируются p-канальные МОП-транзисторы. Так как поверхностная подвижность дырок примерно в 2,5…3 раза меньше поверхностной подвижности электронов, то для получения одинаковых зарядных токов ширина канала w в p-канальном транзисторе должна быть в соответствующее число раз больше ширины канала nв-канальном транзисторе.
Для повышения плотности компоновки p-канальные транзисторы объединяются в группы и размещаются в одномn- кармане, соединенном с источником питания.
Для устранения паразитных связей между однотипными полупроводниковыми областями КМОП-структур используются n+- и p+ -охранные кольца. Соединенные между собой, эти коль-
ца образуют шины питания и заземления.
n |
|
|
|
|
|
|
|
|
|
|
|
|
|
Истоко-стоковые области |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
р |
|
|
|
|
|
|
Карман n-типа |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
р |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Области затворов |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
n |
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
Диффузионные шины |
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
n+ |
|
|
|
|
|
|
Области контактов |
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
n+ |
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Рис. 9.7 - Шеститранзисторная типовая базовая ячейка БМК на КМОП-транзисторах
Типовая ячейка матрицы КМОП БМК содержит обычно набор из двух-трех n-канальных МОП транзисторов, включенных последовательно, и двух-трех p-канальных МОП транзисторов (рис. 9.7), а также нескольких диффузионных шин с контактными окнами. Такой набор транзисторов определяется особенностями схемотехники типовых логических элементов.
185
В микросхемах с МОП-транзисторами для защиты от пробоя подзатворного диэлектрика входных транзисторов используют защитные диоды (рис. 9.8). При этом должно соблюдаться условие
UЗпр = Eпр × d >Uпроб ,
где UЗпр – предельно допустимое напряжение затвора; Eпр, d – электрическая прочность и толщина подзатворного диэлектрика; Uпроб – пробивное напряжение защитного диода. В большинстве конструкций БИС используется тонкий подзатворный оки-
сел (d » 30–70 нм; Eпр » 2×106 В/см).
|
UП |
UП |
|
|
|
|
|
|
|
|
|
Д1 |
|
n+ |
р+ |
р+ |
n+ |
Вх |
Вых |
|
|
|
|
|
|
|
|
|
|
Д2 |
|
|
р |
|
|
|
|
|
|
|
а) |
б) |
Рис. 9.8 - Защитные диоды входных буферов на КМОП-транзисторах: а – схема включения; б – структура
9.4 Проектирование микросхем на основе базовых матричных кристаллов
Процесс проектирования матричных БИС включает -сле дующие этапы:
1)разработка функциональной электрической схемы;
2)разработка принципиальной электрической схемы и ее моделирование;
3)автоматизированное размещение библиотечных элементов и трассировка межсоединений;
4)проверка соответствия принципиальной электрической схемы и топологии;
186
5) моделирование с учетом задержек в электрических межсоединениях для определения быстродействия.
Принципиальная особенность методики проектирования матричных БИС состоит в том, что разработка принципиальной электрической схемы производится в базисе библиотеки функциональных элементов. При разработке схемы необходимо обращать внимание на согласование логических элементов и узлов внутри кристалла, а также с внешними источниками сигналов и нагрузками. Внутренние логические элементы имеют определенную нагрузочную способность. Так КМОП-инверторы нормально работают при нагрузке на один подобный инвертор. При повышенной емкостной нагрузке необходимо использовать параллельное соединение инверторов.
Размещение библиотечных элементов на кристалле выполняется в два этапа. На первом применяется один из алгоритмов построения начального размещения, например, последовательный алгоритм размещения по связности. На втором этапе ставится задача обеспечения равномерной плотности в горизонтальных и вертикальных сечениях кристалла. Методом итерации добиваются равномерной плотности связей по полю кристалла. При этом выделяются максимально перегруженные сечения матрицы и осуществляются парные перестановки библиотечных элементов, находящихся по разные стороны от этого сечения, с целью получения равномерной плотности соединений. Процесс трассировки соединений в матричных БИС также состоит из двух этапов: глобальной и локальной трассировки. Глобальная трассировка может быть выполнена с использованием известных алгоритмов построения связей и перетрассировки соединений из областей с большой плотностью в области с малой плотностью соединений. На втором этапе используются алгоритмы трассировки по магистралям и канальной трассировки. При трассировке электрических связей распределение проводников в каналах производится по трассам, пространственное положение которых заранее определено. Расстояния между соседними трассами выбираются с учетом технологических ограничений, поэтому отпадает необходимость в контроле монтажа на соответствие технологическим ограничениям.