80
5 ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ НА БИПОЛЯРНЫХ ТРАНЗИСТОРАХ
Наиболее перспективным направлением микроэлектроники являются полупроводниковые микросхемы. В отличие от гибридных микросхем, в полупроводниковых активные и пассивные элементы создаются в объеме полупроводника.
Полупроводниковые микросхемы по сравнению с гибридными имеют следующие основные преимущества: возможность достижения чрезвычайно высокой степени интеграции; высокая надежность; меньшие геометрические размеры и масса.
Однако эти микросхемы имеют и некоторые недостатки, к числу которых относятся: ограниченность номинальных значений параметров элементов; значительная температурная зависимость характеристик активных и пассивных элементов; наличие паразитных взаимодействий между элементами.
5.1 Подложки полупроводниковых интегральных микросхем
Подложки полупроводниковых микросхем могут быть проводящими и непроводящими. Вопрос о выборе материалов при конструировании полупроводниковых микросхем решается в зависимости от многочисленных факторов. Прежде всего принимаются во внимание электрические и другие параметры, которыми должна обладать микросхема. В качестве материала для проводящих подложек чаще всего используют монокристаллический кремний в виде пластин диаметром 60…150 мм и толщиной 250…400 мкм. Технология изготовления пластин должна обеспечивать необходимое качество обработки поверхности, причем рабочая поверхность обрабатывается до14-го класса чистоты, а нерабочая – до 12-го класса. Поверхность подложки ориентируется параллельно плоскости (111), (100) или (110).
Система условных обозначений кремния строится следующим образом, например: 1А6 КДБ 10/0,1 – 70; марка 1А6, К – кремний, Д – дырочная электропроводность, Б – бор (легирую-
81
щий элемент), 10 Ом×см – удельное сопротивление, 0,1 мм – диффузионная длина неравновесных носителей заряда, 70 мм – диаметр подложки.
2АЗ БКЭФ 5/0,1 – 60; марка 2АЗ, БК – кремний бестигельной плавки, Э – электронной электропроводности, Ф – легирован фосфором с удельным сопротивлением 5 Ом×см, диффузионная длина неравновесных носителей заряда0,1 мм, диаметр подложки 60 мм.
nn+
p
Рис. 5.1 - Кремниевая эпитаксиальная структура со скрытым слоем
Очень часто для изготовления полупроводниковых микросхем используют двухслойные кремниевые эпитаксиальные пластины различных марок, а также эпитаксиальные структуры со скрытым n+-слоем (рис. 5.1), состоящие из трех слоев: слоя кремния проводимостью р-типа; локального низкоомного слоя кремния проводимостью n-типа (скрытый n+-слой); эпитаксиального слоя кремнияn-типа. Двухслойные эпитаксиальные структуры имеют следующее обозначение, например:
76 |
8 КДБ 0,5 |
. |
|
200 КЭС 0,01 |
|||
|
Первая цифра перед дробью, соответствует диаметру структуры, мм, первая цифра в числителе – толщине эпитаксиального слой, мкм, а в знаменателе – толщине пластины, мкм. Буквы в числителе обозначают, марку кремния, из которого изготовлен эпнтаксиальный слой (КДБ-кремний с дырочной электропроводностью, легированным бором), а число, стоящее, после этих букв, указывает удельное сопротивление эпитаксиального слоя, Ом×см. Буквы в знаменателе обозначают марку кремния, из которого выполнена подложка(КЭС – кремний с электронной электропроводностью, легированный сурьмой), а число, стоящее после букв, указывает удельное сопротивление подложки, Ом×см.
Эпитаксиальные структуры кремния со скрытыми слоями ЭСС) обозначаются следующим образом, например:
.
82
ЭСС 12КЭФ 0.8/3.5 КЭС 30 312 КДБ 10 (111)-8, [112]-80
Цифра 12 в числителе – толщина эпитаксиального слоя, мкм; КЭФ – кремний с электронной электропроводностью, легированный фосфором; 0,8 – удельное, сопротивление эпитаксиального слоя, Ом×см, 3,6 – толщина скрытого слоя, мкм; КЭС – марка кремния, из которого выполнен скрытый слой; 30 – поверхностное сопротивление скрытого слоя, Ом/ ; число 312 в знаменателе – толщина эпитаксиальной структуры; мкм; КДБ – марка кремния, из которого выполнена подложка; 10 – номинал удельного сопротивления подложки, Ом×см; (111)-8 – ориентация подложки с отклонением8°; [112] – ориентация базового среза; 80 – номинал диаметра структуры, мм.
Топология, размеры и расположение участков скрытого слоя устанавливаются конструкторской документацией на определенный вид и тип микросхем. Номиналы толщины эпитаксиального слоя могут изменяться от 6 до 15 мкм с допустимым отклонением от номинала ±10%. Номиналы удельного сопротивления эпитаксиального слоя могут составлять от 0,15 до 5 Ом×см ±25%. Номиналы поверхностного сопротивления скрытого n+-слоя имеют значения 15, 20, 25, 30, 40 и 50 Ом/ с допустимым отклонением 25%; номиналы толщины скрытого слоя2,5; 3,5; 5,0; 7,0; 10 мкм с допустимым отклонением 30%.
Кроме кремниевых пластин, в изделиях микроэлектроники находят применение монокристаллические пластины фосфида индия и галлия, арсенида и антимонида галлия и других полупроводниковых соединений. Особенно успешно разрабатываются и внедряются в практику микросхемы на основе арсенида галлия. Данный полупроводниковый материал способен обеспечивать работу микросхем при более высоких температурах, чем кремний, и благодаря высокой подвижности электронов позволяет изготавливать микросхемы с высоким быстродействием.
Использование непроводящих подложек устраняет паразитную связь между элементами микросхем, а также повышает ее устойчивость к воздействиям различных факторов(температуры, света, радиации и т.д.). Диэлектрические подложки полупроводниковых микросхем по расположению областей монокри-
83
сталлического кремния, в которых изготовляются различные элементы, делятся на два типа: подложки типа КВД (кремний в диэлектрике) и подложки типа КНД(кремний на диэлектрике).
В подложках типа КВД(рис. 5.2, а) области монокристаллического кремния (карманы) находятся в диэлектрике, а в подлож-
1 |
3 |
|
|
|
|
|
1 |
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
n |
|
|
|
n |
|
|
2 |
|
|
|
|
|
|
|
n+ |
|
|
|
n+ |
|
|
|
n |
|
n |
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
а) |
б) |
Рис. 5.2 - Диэлектрические подложки полупроводниковых микросхем: а – подложка типа КВД; б – подложка типа КНД; 1 – монокристаллический кремний; 2 – диэлектрическая подложка;
3 – пленка SiO2
ках типа КНД (рис. 5.2, б) области монокристаллического кремния (островки) расположены на диэлектрике.
К диэлектрическим подложкам предъявляются следующие требования:
1.Материал подложки должен обладать малыми значениями тангенса угла диэлектрических потерьtgd и относительной диэлектрической проницаемости e. Это обеспечивает получение минимальных токов утечки и паразитных емкостей между -об ластями монокристаллического кремния.
2.Механическая прочность подложки должна быть высокой даже при небольшой толщине.
3.Рабочая поверхность подложки должна поддаваться обработке не ниже, чем до 14-го класса чистоты.
4.Коэффициент термического расширения (КТР) материала подложки должен быть согласован с КТР монокристаллического кремния.
5.Материал подложки должен обладать высокой химической стойкостью относительно воздействия жидких и газовых сред, применяемых в процессе производства полупроводниковых микросхем.