- •Московский институт электронной техники (tу)
- •Логического элемента в n-моп базисе”
- •Задание на курсовую работу
- •Упрощение заданной функции с помощью карты Карно.
- •Справочные данные и принятые обозначения.
- •Разработка электрической схемы в заданном схемотехническом базисе.
- •Расчет характеристик схемы с помощью программы pspice.
- •Технологический маршрут формирования n-моп транзистора.
- •Список используемой литературы :
Московский институт электронной техники (tу)
по курсу “Микросхемотехника”
Тема: ”Проектирование
Логического элемента в n-моп базисе”
Преподаватель Миндеева А. А.
Выполнил студент гр.
Задание на курсовую работу
“ Проектирование логического элемента”
В курсовой работе необходимо:
Минимизировать заданную логическую функцию с учетом схемотехнического базиса.
Разработать электрическую схему логического элемента в заданном схемотехническом базисе. Рассчитать параметры компонентов.
Провести расчет передаточных и переходных характеристик на PC с помощью программы PSPICE.
Предложить технологический маршрут изготовления логического элемента.
Разработать топологию логического элемента в соответствии с предложенным технологическим маршрутом и топологическими допусками.
Заданная функция имеет вид:
Упрощение заданной функции с помощью карты Карно.
Так как логическая функция задана в совершенно дизъюнктивной нормальной форме, то карта Карно заполняется по 1 или хотя бы одно слагаемое принимает значение равное 1:
Заполненная карта Карно :
AB CD |
00 |
01 |
11 |
10 |
00 |
1 |
1 |
1 |
1 |
01 |
1 |
1 |
0 |
0 |
11 |
1 |
1 |
0 |
0 |
10 |
1 |
1 |
0 |
0 |
Для считывания F с карты Карно необходимо сначалa минимизировать F по нулям,то есть объединить соседние состояния, при которых F принимает одинаковые состояния. Здесь объединяются два квадрата по четыре состояния. Одно состояние может войти в несколько объединений.
После считывания проводятся преобразования к нужному элементному базису при использовании теоремы Дэ-Моргана и двойной инверсии, в итоге мы получим:
Справочные данные и принятые обозначения.
Толщина изолирующего диэлектрика dSiO2 = 50нМ
Емкость нагрузки С=0,5 пФ
Материал подзатворного диэлектрика – окись кремния (SiO2)
Относительная диэлетрическая проницаемость SiO2 = 4
Диэлектрическая проницаемость ваккума 0 = 8,85*10-12 Ф/м
Подвижность электронов n = 600 см2/В*с
Подвижность дырок p = 300 см2/В*с
Глубина диффузии хJ= 0.7 мкм
Коэффициент влияния подложки = 0,15
Минимальный топологический размер = 3 мкм
Напряжение логического нуля U0 = 0,6 В
Напряжение логической единицы U1 = 5 В
Напряжение помехоустойчивости Uпу = 0,5 В
Средняя потребляемая мощность Рср = 0,5 мВт
Задан ключ с нелинейной нагрузкой и с поликремниевым затвором.
Разработка электрической схемы в заданном схемотехническом базисе.
После упрощения функции, в соответствии с заданной нагрузкой, получаем следующую элетрическую схему:
Аналитический расчет
параметров транзисторов схемы.
По заданным параметрам определяем Uпор.0 :
Uпор.0 = U0+U0пу = 0,6+0,5=1,1 (В)
Далее находим численные значения следующих величин Uип Uз :
Uип = U1(1+)+Uпор0= 5(1+0.15)+1.1=6.857 (В)
Определяем значение I0:
Рср=(Р0 + Р1) /2 ; Р1 = 0
Рср = Р0/2 = (Uип * I0)/2
В итоге получаем :
I0 = 2*Рср/Uип = (2*0,5*10-3) / 7 = 0,1429*10-3 = 0,1429 ( mА )
Крутизна нагрузочного транзистора (кн) определяется из следующего выражения :
Затем определяем крутизну для остальных транзисторов:
Найденное к0экв - для схемы в целом. Определим крутизну для каждого транзистора по отдельности, в соответствии с его включением. У параллельно включенных транзисторов крутизна равна, а у последовательно включенных :
1/кэкв = 1/к1 + 1/к2 = 2/к
к=2*кэкв
В итоге, значения для каждого транзистора примут следующие значения:
Для A-, C- и D-сигналов :к=2*кэкв=0.13398 (mА/В2)
В следующем пункте определим геометрические размеры каждого транзистора по следующей методике :
к = куд*W/L
куд = *Суд
Суд = 0*SiO2/dок
а=W/L=к/куд
При а1 L = Lmin, W = Lmin*а;
При а1 L = Wmin/a, W = Wmin.
Для транзисторов с поликремниевым (S iO2) затвором :
Lmin = 2*
Wmin= 2*
Суд = 0*SiO2/dок = 4*8.85*10-12/50*10-9 = 0.708*10-3 (Ф)
Так как транзистор n-канальный, то = n= 600 (см2/В*с) :
куд = *Суд = 600*10-4*0,708*10-3 = 42,48*10-6 (А/В2)
Геометрические размеры транзисторов Т2, Т3, Т4:
а=W/L=к/куд = 0.13398*10-3/42,48*10-6 = 3.1539,
так как а1, то L = Lmin= 2*= 6 (мкм).
W = a*Lmin= 3,1539*6 = 18,9234 19 (мкм).
Геометрические размеры для нагрузочного транзистора Тн:
к=кн = 0.012*10-3 (А/В2)
а = к/куд = 0.012*10-3/42,48*10-6 = 0,2824
так как а1, то W = Wmin.= 2* = 6 (мкм),
L = Wmin/a = 6/0,2824 = 21,2465 21 (мкм).