![](/user_photo/2706_HbeT2.jpg)
Elektrotehnika_i_elektronika_2008
.pdfЭлектротехника и электроника |
|
|
732 |
|
^ |
= |
I- |
- . |
^- |
--лS |
т |
|||
.^ |
^. |
|
|
|
|
|
...,.:.,..^ |
||
a |
б |
|
|
|
Рис. 7.72. Схемы в условные обозначения Аs-триггеров
версными входами (рис: 7.72, б). Выход каждого из элементов под-
ключен к одному из входов другого элемента, что обеспечивает триггеру два устойчивых состояния. Здесь приведены таблицы истинно
-стидлякаждогоизэтихтриггеров..Ч
Таблица 7.9
Таблица истинности
|
|
S |
|
R |
" |
Q |
Q-r |
Qr+1 |
Q-f+l |
|
|
' |
|
|
1 |
о |
,' |
||||||
|
|
0 |
|
1 |
|
0' |
1 ' |
|
|||
. |
|
1 |
|
o |
' |
. о |
|
. |
1 |
0, |
|
|
|
0 |
|
0 |
|
о' |
1 |
0 |
'1 |
|
|
|
|
1 |
|
1 |
|
0 |
|
1 |
* |
, * |
1 |
|
|
o |
|
1 |
|
1 |
|
о |
о |
1 |
|
|
. |
1 |
|
О |
|
1 . |
0 |
1 |
o |
|
|
|
0 |
^ |
0 |
|
1 |
|
'01 |
0 |
|
||
|
|
|
|
|
|||||||
|
|
1 |
|
1 |
. |
1 |
|
0 |
* |
* . |
- 1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
.Таблица истинности |
|
Таблица 7.10 |
||||
|
|
|
|
|
|
|
|
||||
|
|
s. |
|
R |
|
о |
Qt. |
Qt+J |
Q1+1 |
` |
|
|
|
о |
|
1 |
|
0 |
|
1 |
1 ' |
0 |
|
|
|
1 |
|
0 |
|
0. |
1 |
0 |
1 |
- |
|
|
|
o |
|
0 |
|
0 |
|
1 |
*` |
* |
|
|
|
1 |
. |
1 |
' |
o:. |
1 ' |
0 |
1 . |
|
|
|
|
0 |
1 |
|
1• |
0 ' . |
1 |
0 |
|
||
|
|
.1 |
|
'0 |
|
1 |
' |
0 |
0 |
1 |
|
|
|
0 |
|
0 |
|
1 |
0 |
* |
* |
|
|
|
|
I' |
|
1 ' |
. |
1 |
|
0. |
1 |
о |
'• |
В таблицах Qt и Q^1 обозначают уровни, которые были на выходах триггера,до подачи на его входы так называемых активных уровней. Активным называют логический уровень, действующий на входе логического элемента и однозначно определяющий логический уровень выходного сигнала (независимо от логических уровней, действуюцдих на остальных. входах). для элементов ИЛИ—НЕ за актив-
733 Глава 7. Основы элехтронщси
ный уровень принимают высокий уровень, a для элементов И—НЕ' низкий уровень. Уровни, подача которых на один из входов не приводит к изменению логического уровня на выходе элемента, называют пассивными. Уровни Qt+1 и Q'1 обозначают логические уровни
на выходах триггера после подачи информации на его входы.
Ля тpиггeра c прямыми входами Q ` = 1 'при S 1 и R = 0, |
||
Ц . |
t+1 |
—он,приs=оиА= о.ПриА=S=1 |
Q = оприs =оиА=1, Q |
состояние триггера будет неопределенным (*), так как во врем[ дей-
ствия информационных сигнaлов логические уровни на выходах триггера одинаковы (Q^" I, = Q `^ 1. = Q), а после окончания их действия
триггер может равновероятно принять любое из устойчивых состояний. Поэтому такая комбинация является запрещенной. .
Режим S 1, R = o называют режимом записи 1 (так как Q' 1 = 1)• режим S = о и R =1 -- режимом записи О. Режим S = о, R = о называeтся режимом хранения информации, так как информация на выходе остается неизменной. Для тригг^ера c инверсными входами режим за-
писи логической 1 реализуется при S = о; Ё =1, режим записи логи-
ческого 0 -- при S =1, iГ = О. При S = R =1. обеспечивается кране- |
|
_ _ |
. |
ние информации. Комбинация S .= R = о является запрещенной. Следует, однако, отметить, что самостоятельно А5'-триггеры в
устройствах цифровой техники практичес_ гни не используются из-за
их низкой помехоустойчивости. .
' 1wгируемый D-тpиггep. он имеет информационный выход и вход
синхронизации. одна из возможных струкгурньх схем однотактного
D-триггера и его условное обозначение показаны на рис. 7.73. Если уровень сигнала на входе. . t '
^
^
Рис. 7.73. Схема и условное обозначение тактируемого Д=тpиггера
C = 0, .состояние триггера устойчиво. и не зависит от уровня сигнала на информационном входе. При этом на входы R5'-триггера с инверсными входами (элементы 3 и 4) поступают пассивные уровни
(S = R. 1). При подаче на вход синxpонизaции уровня C = 1 информация на прямом выходе будет повторять информацию, подаваемую на вход Д. Таким образом, при С = о Q' 1 = . Qt, a при C =1 Q = D. Таблица истинности (7.11) такгируемого D-тpиггера имеет вид:
Электротехника и электроника |
|
|
734 |
||
|
|
Таблица истинности |
Таблица 7.11 |
||
|
|
|
|
||
, |
; o |
. , |
Qt • . |
Qt+1 |
. |
|
, |
_ о , |
о. |
||
|
D |
|
|
|
|
. |
о |
: |
1 |
' |
о |
1 |
. |
о |
1 |
||
|
1 |
. |
1 |
|
1 |
Здесь Q 'означает логический уровень на прямом выходе до подачи импульса синхронизации, a Q ' — логический уровень на этом
выходе после подачи импульса синхронизации. '
На рис. 7.74 изобрaжены временные диаграммы тактируемого D--
триггера. B таком тpиггере происходит задержка сигнала на выходе по отношению к сигналу, поданному на вход, на время паузы между синхросигналами. для устойчивой работы тpиггера необходимо, чтобы в течение синхроимпyльса информация на входе была неиз- .
меннои.
с*i [[IiI! 11 . jl [J г
L;..r
Рис. 7.74. Временные диагpаммы сигналов в тактируемом Д -триггере
тактируемые Д-триггеры могyт быт c. потенциальным и динами-
ческим управлением. У первых из них информация записывается в течение времени, при котором уровень сигнала с = 1. В триггерах c динамическим управлением информация записывается только в течение перепада напряжения на входе синхронизаций. динамические входы изображают на схемах треугольником. Если вершина треугольника обращена в сторону микросхемы, то тригггер «срабатыва- ет» по фронту входного импульса, если от нее по срезу импульса.
B таком триггере информация на выходе может быть задержана на
один такт по отношению к входной информации.
Счетный T-триггер (рис. 7.75, а). Его называют таюке тpиггером co счетным входом. Он имеет один управляющий вход Т и два вы=
хода 'Q и Q. Информaция на выходе такого тpиггера меняет свой знак
![](/html/2706/175/html_Vhi8_564bj.Qjo3/htmlconvd-2ARbK4738x1.jpg)
739 |
|
|
|
Глава 7: Основы электроники |
|||
|
|
DD, DD2 К155ЛА3 |
' |
|
|
||
|
DD 1 2 |
-^ DD |
12 |
1 |
DD2.1 |
||
|
4 |
б |
9 |
"--+ |
|
||
|
|
^ & • 8 |
& |
1 |
& o----^ |
||
|
|
|
|
|
|
|
3 |
|
|
|
|
|
.^ |
Вьгход |
|
|
|
|
|
|
|
||
|
|
|
|
|
|
^. |
|
|
|
|
a |
|
|
|
|
Ивх |
|
- |
|
|
|
|
|
|
^......... |
|
м.-.... |
`.....-... |
|
|
|
Uвых |
|
|
|
|
t |
|
|
|
|
|
|
|
|
|
|
|
|
|
б |
|
t |
|
|
|
|
|
|
|
|
|
|
Рис. 7.82. Формирователь импyльсов по срезу входного сигнала |
|||||||
|
|
DD1 К155ЛА3 |
|
DD2 К155ЛР1 |
|||
|
4DD1.2 |
DD13 |
|
DD2.1 |
, |
||
|
|
L |
|
||||
|
. р. |
б |
&. 8 . |
. |
^ |
б |
|
Вход |
|
||||||
|
|
|
|
|
|
Вы ход' |
|
|
|
|
|
|
|
|
|
Uвх i |
r----- |
^-....,.. |
г_ |
|
|
|
|
Ивых |
•--- |
|
|
|
|
||
^^iH1 |
|
|
|
|
t
Рис. 7.83. Формирователь импульсов по фронту и срезу входного сигнала
Широкое распространение Получил формирователь коротких импyльсов: схема (рис: 7.84) и временная диаграмма работы которою изображены на рис. 7:85. При напряжений низкого уровня на
входе устройства конденсатор Cl заряжается через резисторы R1 и R2. При этом напряжение на выходе устройства имеет низкий уровень. При появлении на входе формйрователя напряжения высокого
уровня конденсатор Cl нaчинаeт разряжаться через резистор R2.