
- •Выводы………………………………………………………………………………………………………………………………………..33 Гл.1 Схемотехническое моделирование. Задание на схемотехническую часть работы:
- •С параллельным переносом
- •Описание работы устройства
- •Преобразование исходной схемы:
- •Выполнение схемотехнической части.
- •Размеры транзисторов:
- •Эквивалентная схема двухступенчатого т-триггера,
- •Параметры спроектированного устройства
- •Максимальная частота
- •Гл.2 Технологическая часть. Задание на технологическую часть работы:
- •Разработка топологического маршрута
Содержание
Выводы………………………………………………………………………………………………………………………………………..33 1
Гл.1 Схемотехническое моделирование. 2
Задание на схемотехническую часть работы: 2
Описание работы устройства 3
Преобразование исходной схемы: 4
Выполнение схемотехнической части. 6
Эквивалентная схема суммирующего счётчика с параллельным переносом 8
Анализ работы счётчика 8
Топологическое проектирование. 9
Топология DV-триггера 9
Топология устройства 10
Параметры спроектированного устройства 11
Максимальная частота 11
Изменение номинала источника с 5В до 3.6В 13
Изменение нагрузочной ёмкости в 10 раз с 0.75 пФ до 7.5 пФ 14
Потребляемая мощность 14
Выводы относительно схемотехнической части. 15
Гл.2 Технологическая часть. 16
Задание на технологическую часть работы: 16
Разработка топологического маршрута 17
Выводы………………………………………………………………………………………………………………………………………..33 Гл.1 Схемотехническое моделирование. Задание на схемотехническую часть работы:
Спроектировать суммирующий счётчик с параллельным переносом на DV-триггерах со следующими параметрами:
- технологический базис - 1.2 мкм – 2 слоя металлизации
- напряжение питания - Uип= 5 В
- нагрузочная ёмкость - сн min=0.5 пФ
- пороговое напряжение n-канального транзистора – Uпор=0.7 В
- пороговое напряжение p-канального транзистора – Uпор= - 0.76 В
- толщина подзатворного окисла - dок= 30нм
- удельная крутизна n-канального транзистора – k0n=80 мкА/В2
- удельная крутизна p-канального транзистора – k0n=20 мкА/В2
- время фронта и среза - tф.= tср. ≤ 2 нс
- рабочая частота схемы - fт=20 МГц
Изменяемые параметры:
Uип=3.6 В сн max=0.5 пФ
Схема суммирующего счётчика
С параллельным переносом
Описание работы устройства
Счетчик предназначен для счета поступающих на его вход импульсов, в интервале между которыми он должен хранить информацию об их количестве. Поэтому счетчик состоит из запоминающих ячеек - триггеров.
Между собой ячейки счетчика соединяются таким образом, чтобы каждому числу импульсов соответствовали единичные состояния определенных ячеек. При этом совокуп-ность единиц и нулей на выходах п ячеек счетчика представляет собой п-разряд-ное двоичное число, которое однозначно определяет количество прошедших на входе импульсов. Поэтому ячейки счетчика называют его разрядами. Каждый разряд счетчика может находить- ся в двух состояниях. Число устойчивых состояний, которое может принимать данный счетчик, называют его емкостью, модулем счета или коэффициентом пересчета.
Если с каждым входным импульсом зарегистрированное в счетчике число увели-чивается, то такой счетчик является суммирующим, если же оно уменьшается, то вычита-ющим.Счетчик, работающий как на сложение, так и на вычитание, называют реверсивным.
Счетчик, у которого под воздействием входного импульса состояния переключающихся разрядов изменяются последовательно друг за другом, называют счетчиком с последовательным переносом, а когда переключение происходит одновременно (или почти одновременно) -счетчиком с параллельным переносом. Счетчики могут выполняться на счетных триггерах.
Счетчики
с параллельным переносом.
Ко всем разрядам такого счетчика
информация о состоянии предыдущих
разрядов поступает параллельно, также
одновременно поступают к ним счетные
(входные) импульсы. При этом переключающиеся
разряды переходят в новые состояния
одновременно. Переключение их в нужной
последовательности обеспечивается
логическими цепями, которые при
поступ-лении входного импульса одни
триггеры удерживают от перек-лючения,
а другим разрешают переключиться.
Триггеры такого счетчика, кроме счетного,
должны иметь информационные входы, на
которые поступают разрешения или запреты
с логических цепей. Суммирующий счетчик
с параллельным переносом. В соответствии
с выводом 2 очередной разряд сумми-рующего
счетчика должен переключаться входным
импульсом в 1, когда все предыдущие
разряды уже находятся в этом состоянии.
Такое условие выполняется, если на
информа-ционный вход каждого триггера
подать конъюнкцию сигналов с прямых
выходов предыдущих триггеров.Действительно,с
конъюнктора на информационный вход
триггера поступит разрешающая переключение
1, если все предыдущие триггеры находятся
в 1, и по сигналу на счетном входе он
переключится.
На рисунке представлена функциональная схема четырехразрядного счетчика с параллельным переносом на JK-триггерах. На тактовые входы С всех триггеров счетные импульсы поступают одновременно с входа Т. Информационные входы J и К каждого триггера объединены. Триггер JK переключается каждым счетным импульсом, так как на его входы J и К постоянно подается 1. Остальные триггеры переключаются счетными импульсами при следующих условиях: Т2 - при Q1 =1; ТЗ - при Q1= 1,Q2 = 1; T4 - при Q1=1,Q2=1,Q3 = 1.
Недостатком описанного счетчика является необходимость иметь конъюнкторы с большим количеством входов, число которых должно возрастать с увеличением числа разрядов. Количество входов конъюнктора ограничено. Поэтому в многоразрядных счетчиках используют конъюнкторы с небольшим числом входов, которыми составляют многовходовые. За счет последовательного включения конъюнкторов увеличивается время распространения логической 1 - сигнала, разрешающего переключение, т. е. уменьшается быстродействие счетчика. Однако время задержки сигнала логическим элементом в несколько раз меньше, чем триггером, поэтому выигрыш в быстродействии по сравнению со счетчиком с последовательным переносом все равно будет существенным.