5. Счётчики импульсов

Подсчет числа импульсов является наиболее распространенной операцией в устройствах цифровой обработки информации. В устройствах цифровой обработки информации измеряемый параметр (угол поворота, перемещение, скорость, частота, время, температура и т. д.) преобразуется в импульсы напряжения, число которых в соответствующем масштабе характеризует значение данного параметра. Эти импульсы подсчитываются счетчиками импульсов и выражаются в виде цифр.

По целевому назначению счетчики подразделяют на простые и реверсивные. Простые счетчики, в свою очередь, подразделяют на суммирующие и вычи­тающие. Суммирующий счетчик предназначен для выполнения счета в пря­мом направлении, т. е. для сложения. С приходом очередного счетного импульса на вход счетчика его показание увеличивается на единицу. Вычитающий счетчик служит для осуществления счета в обратном направлении, т. е. для вычитания. Каждый счетный импульс, поступающий на вход вычитающего счетчика, уменьшает его показание на единицу.

Реверсивные счетчики предназначены для выполнения операции счета как в прямом, так и в обратном направлении, т. е. они могут работать в режиме сло­жения и вычитания. Основными параметрами счетчиков являются модуль счета (коэффициент счета К) и быстродействие. Коэффициент счета опреде­ляет число импульсов, которое может быть сосчитано счетчиком.

Быстродействие счетчика характеризуется максимальной частотойследования счетных импульсов и связанным с ней временемустановки счет­чика. Величинаопределяет максимальное время протекания переходных про­цессов во всех разрядах счетчика с поступлением на вход очередного счетного импульса. Счетчики импульсов выполняются на основе триггеров. Счет числа по­ступающих импульсов производится с использованием двоичной системы счисле­ния.

Двоичные суммирующие счетчики с непосредственной связью: они произво­дят счет поступающих импульсов в двоичной системе счисления. Основным уз­лом двоичного счетчика (служащим также его разрядом) является триггер со счет­ным запуском, осуществляющий подсчет импульсов по модулю 2.

Многоразрядные двоичные суммирующие счетчики с непосредственной свя­зью выполняются путем последовательного соединения счетных триггеров. Принцип действия двоичного счетчика с непосредственной связью рассмотрим на примере четырехразрядного счетчика, показанного на рисунке 14.1. Схема выпол­нена на счетных Т,-триггерах с внутренней задержкой. Работу схемы иллюстриру­ют временные диаграммы, приведенные на рисунке 105, и таблица 14.1.

Рисунок 105 - Двоичный четырёхразрядный счётчик

По окончании 15-го импульса все разряды счетчика устанавливаются в состояние «1», а 16-й импульс переключает первый разряд счетчика в «0». В соответствии с рисун­ком 105 и таблицей, установка в исходное состояние «0» двух последовательно включенных триггеров (DD1 иDD2) осуществляется четвертым счетным импульсом, трех триггеров (DD1-DD3) - восьмым и четырех триггеров - 16-м счетным импульсом. Из этого следует, чтомодуль счета двухразрядного, трехразрядного и четырехразрядно­го двоичных счетчиков равен соответственно 4, 8 и 16.Модуль счета двоичного счет­чика находят из соотношения, гдеN- число разрядов счетчика.

В процессе работы двоичного счетчика частота следования импульсов на выходе каждого последующего триггера уменьшается вдвое по сравнению с час­тотой его входных импульсов. Это свойство схемы используют для построения делителей частоты. При использовании схемы в качестве делителя частоты вход­ной сигнал подают на счетный вход первого триггера, а выходной снимают с по­следнего триггера.

Выходная и входная частоты связаны соотношением . Максимальное время установкив двоичных счетчиках с непосредственной связью характеризуется суммарной задержкой в последовательной передаче ин­формации от младшего к старшему разряду счетчика. Другими словами, параметр определяется временем перехода счетчика из кодав код 00...0. Его находят из соотношения, где- задержка переключения-триггера после окончания счетного импульса.

Таблица 14.1 - Состояние триггеров счётчика

Число им­пульсов	Триггер 1	Триггер 2	Триггер 3	Триггер 4
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	I	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1
16	0	0	0	0

Время установки возрастает с увеличением числа разрядов, что сказывается на быстродействии счетчика. Максимальная частота следования счетных им­пульсов ограничивается величиной:

.

При работе счетчика в режиме деления частоты его предельная частота определяется предельной частотой переключения триггера первого разряда:

.

Счетчики с коэффициентом счета .

На практике часто возникает необходимость в счетчиках, коэффициент счета которых не соответствует указанному значению . Такие счетчики выполня­ются на основе двоичных счетчиков. Общий принцип их построения основывается на исключении у счетчика ссоответствующего числа «избыточных» состояний. Число избыточных состоянийsопределяется разностью:, где- количество состояний двоичного счетчика;- требуемый коэффициент счета. Число триггеров счётчика выбирают по минимуму величиныs. Например, при построении счетчика сна двух триггерах и счетчика с на четырех триггерах следует исключить соответственно 1 и 6 состояний.

Способы построения счетчиков с коэффициентом счета достаточно разнообразны. Наибольшее распространение получили способ принудительной установки в состояние «0» всех разрядов двоичного счетчика и способ принуди­тельного насчета. По первому способу реализуются счетчики с естественным по­рядком счета, по второму - счетчики с принудительным счетом.

В счетчиках с естественным порядком счета порядок счета такой же, как в двоичных счетчиках. Отличие заключается в том, что путем введения дополнительных связей счет заканчивается раньше значения . У счетчика с переход разрядов в состояние «0» будет происходить с приходом не 16-го, а 10-го счетного импульса («Система 16 - 6»).

В счетчиках с принудительным насчетом исключение избыточных состоя­ний двоичного счетчика достигается путем принудительной установки отдель­ных его разрядов в состояние «1» в процессе счета. Принудительный насчет осуществляется введением обратных связей со старших разрядов двоичного счетчика в младшие, благодаря чему соответствующие младшие разряды вне очереди переключаются в состояние «1».

Вследствие принудительного насчета показания рассматриваемых счетчиков не соответствуют двоичной системе счисления. По этой причине их относят к классу счетчиков с «произвольным» порядком счета. Способ реализации счетчи­ков с принудительным насчетом показан на примере функциональной схемы счет­чика с (рис.106).

Рисунок 106 - Функциональная схема декадного счетчика с принудительным насчетом

До записи «1» в четвертый разряд, т. е. до прихода восьмого счетного импуль­са, счетчик работает как двоичный (таблица 14.2). С приходом восьмого счетного импульса «1» записывается в триггер с осуществлением обратной связи на запись «1» во вторую и третью ячейки.

Таблица Состояние триггеров счётчика с принудительным счётом

Число входных импульсов	Т4	Т3	Т2	Т1
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
	1	1	1	0
9	1	1	1	1
10	0	0	0	0

Таким образом, после восьмого счетного импульса вследствие принудитель­ного насчета в счетчик записывается число 8 + 6 = 14. Девятый счетный им­пульс устанавливает «1» в триггере Т₁, а десятый счетный импульс возвращает счетчик в исходное нулевое состояние.

Счетчики сназывают десятичными, или декадными. Они нашли широкое применение для регистрации числа импульсов с последующим визуаль­ным отображением результата.

Десятичные счетчики часто включают последовательно (рис. 107).

Рис.107 - Последовательное соединение декадных счётчиков

Если в пределах всех декад счет ведется в двоичной системе счисления, то, например, числу978 будет отвечать код1001 0111 1000, характеризующий двоич­но-десятичную систему счисления.

Электронная промышленность выпускает широкую номенклатуру интеграль­ных схем счётчиков. Типичным представителем является счётчик 531ИЕ16 - син­хронный, реверсивный, декадный, двоично-десятичный счётчик. Эта ИС позволяет строить счётчики с предустановкой, строить комбинированные схемы счётчи­ков, управлять их коэффициентом счёта и управлять направлением счёта.

Современными счётчиками КМОП ИС являются микросхемыКР1554ИЕ6, ИЕ7, ИЕ10, ИЕ18 и ИЕ23, имеющие примерное время задержки распространения в диапазоне 9-22 нс. Развитие этой технологии - серии5514 и 5554. Кроме счётчи­ков в сериях общего назначения имеются счётчики и в серияхсверхбыстродейст­вующих ИС. Микросхемы серии6500 (буферизированная полевая логика, материалGaAs) работают на максимальной частоте не менее 1000 МГц и имеют время за­держки распространения 1‑2 нс. Так,6500ИЕ4 - 4-разрядный двоичный счётчик с предустановкой. Напряжения питания ИС этой серии 4 В и минус 2,5 В. Выход - с открытым истоком, сопротивление внешней нагрузки - 50 Ом.

Особо стоит сверхбыстродействующая серия 193, используемая с закрытым входом (с разделительным конденсатором) и имеющая высокую чувствительность,но работающая от конечного значения нижней входной частоты. Так, счётчикК193ИЕ9 с коэффициентом счёта 4 работает нанижней частоте 150 МГц при на­пряжении 0,6 В и наверхней 1,3 ГГц, а принескольких милливольтах на частоте 1150 МГц, СчётчикН193ПЦ5 работает в диапазоне частот 1500-3000 МГц. В этой серии имеются микросхемы для построениясверхвысокочастотных делителей частоты с управляемым коэффициентом деления. У этих ИС есть управляющий вход, изменяющий коэффициент счёта дискретно: так, счётчик193ИЕ8 имеет управляемый коэффициент счёта20/22, а микросхемаИЕ2 - коэффициент10/11

5. Регистры

Регистрами называют функциональные узлы, предназначенные для приёма, хранения, передачи и преобразования информации. В зависимости от способа за­писи информации (кода числа) различают параллельные, последовательные и па­раллельно-последовательные регистры. Параллельные регистры. В параллельных регистрах запись двоичного числа (слова) осуществляется параллельным кодом, т. е. во все разряды регистра одновременно. Их функция сводится только к приёму, хранению и передаче информации (двоичного числа).

Считывание кода из регистра может производиться многократно без разруше­ния информации. Параллельный N-разрядный регистр состоит из N-триггеров, каждый из которых имеет информационный вход, на которые и подаётся входная информация. Установка выходов регистра в состояния, соответствующие со­стояниям информационных входов, производится при воздействии импульса синхронизации (тактирующего) на соответствующий управляющий вход. Регистры могут иметь отдельный управляющий вход переустановки выходных состояний в нулевое значение («R», переустановка, обнуление).

При построении параллельных регистров наибольшее применение получи­ли D‑триггеры (триггер-«защёлка»), позволяющие выполнять параллельные регист­ры на малом количестве элементов. Полупроводниковая элементная база, выпус­каемая электронной промышленностью, имеет в своём составе многоразрядные параллельные регистры (рисунок 15.1) или позволяет изготавливать их на инте­гральных схемах малой степени интеграции.

Входы			Выходы
	С	D	O
0	1	1	1
0	I	0	0
0	0	X	Q0
1	X	X	Z

1533ИРЗЗ 8-разрядный параллельный регистр на D-триггерах

Таблица состояний

Рис.108 - Многоразрядный параллельный регистр с Z-состоянием

Такие регистры (например, ИС 1533ИР22, ИРЗЗ, ИР34) могут использоваться в качестве:

• регистра памяти;

• буферного регистра, способного работать на низкоомные нагрузки (20-100 Ом) и большие ёмкости нагрузки (до 50 пФ и более);

- регистра ввода-вывода и магистрального передатчика, что обеспечено наличием в них режима большого выходного сопротивления («третье состоя­ние», «Z-состояние»), за счёт чего они физически всегда подключены к линиям шин магистрали микропроцессорной системы через сопротивления порядка не­ скольких мегаом. А передача информации происходит только во время действия управляющего импульса (вход ЕО на рисунке 15.1), когда управляющее устрой­ство выводит регистр изZ-состояния.

Параллельные регистры имеются и в составе серий современных скоростных микромощных ИС (серии 1554, 1594, 5514 и 5554). Параметры таких регистров определяются параметрами D-триггеров, входящих в их состав. Это параметры, которые важно знать и при самостоятельном примененииD-триггеров:

• время предустановкиt_ПРУСТпоказывает, насколько ранее должен быть по­дан сигнал наD-вход относительно момента поступления сигнала на на вход С;

• время удержанияt_УДотражает время удержания сигнала наD-входе по­сле момента прихода сигнала на С-вход.

Последовательные регистры (регистры сдвига). Характеризуются записью числа последовательным кодом и, кроме операции хранения, осуществляют преобразование последовательного кода в параллельный, служат в качестве элементов вре­менной задержки, выполняют арифметические и логические операции. Регистр со­стоит из последовательно соединенных ячеек памяти, состояния которых передают­ся (сдвигаются) на последующие ячейки под действием тактовых импульсов.Однотактные регистры сдвига выполняют по функциональной схеме (рис.109), по­казанной для четырех разрядов.

Рис.109 - Последовательный 4-разрядный однотактный регистр

Тактовые импульсы управляют работой регистра. Регистры сдвига могут управ­ляться одной последовательностью тактовых импульсов. В этом случае регистры на­зывают однотактными. Частота следования тактовых импульсов обычно неизменна. В многотактных регистрах последовательности тактовых импульсов следуют с вза­имным фазовым сдвигом, гдет - количество последовательностей тактовых импульсов. Наиболее простая реализация регистра сдвига использует последова­тельное соединениеD-триггеров таким образом, чтобы для некоторогоn-го разряда выполнялось условие:

;.

Первая ячейка регистра относится к его младшему разряду, а четвертая - к стар­шему. При таком расположении разрядов запись числа в регистр производится начиная со старшего разряда числа. При обратном расположении разрядов в регистре запись числа должна начинаться с его младшего разряда. Тактовые импульсы по­даются на все триггеры ячеек одновременно. Их воздействие направлено на пере­ключение триггеров из состояния «1» в состояние «0» с записью единицы в триггер следующей ячейки.

Операция считывания информации из последовательного регистра может быть проведенав параллельном или последовательном коде. Для передачи информации в параллельном коде используют выходы разрядов регистра. Таким образом,последовательный регистр позволяет осуществить операцию преобразования последова­тельного кода в параллельный. Считывание информации в последовательном коде реализуется подачей серии тактовых импульсов.

В последовательном регистре записанное число может быть сдвинуто тактовы­ми импульсами на один или несколько(k) разрядов. Операции сдвига соответствуютумножению числа на. Например, сдвиг кода 0010 числа2 на один разряд дает код 0100 (число4), на два разряда - код 1000 (число8).

При построении модулей памяти на однотактных регистрах сдвига необходимо учитывать, что тактовые импульсы воздействуют на перевод в состояние «0» тригге­ров всех разрядов одновременно. Поэтому в однотактных регистрах должна быть решена задача разделения во времени (по меньшей мере на длительность тактовых импульсов ) операций считывания единицы с триггера каждого разряда и ее пере­писи в триггер следующего разряда. В противном случае перепись единицы в сле­дующий разряд не будет произведена.

Эта задача может быть решена включением в цепь передачи сигнала от одной ячейки к другой элемента задержки. Элемент задержки будет задерживать импульс записи единицы в последующую ячейку на время действия тактового импульса. Од­нако наличие элементов задержки обусловливает критичность работы схемы в от­ношении длительности тактовых импульсов. Кроме того, для элементов задержки, состоящих из реактивных элементов Lи С, затруднено интегральное исполнение. В связи с указанным, разнесение во времени операций считывания и переписи едини­цы осуществляют схемными средствами, например выполнением ячеек на триггерах с внутренней задержкой (,,-триггерах).

Параллельно-последовательные и реверсивные регистры. Впараллельно-последовательных регистрах сочетаются свойства регистров параллельного и по­следовательного действия. Они записывают информацию как в последовательном, так и параллельном коде, в связи с чем могут быть использованы для преобразова­ния кодов из последовательного в параллельный и обратно. Эти регистры допускают однотактный (рис.110) и многотактный принципы построения.

Рис.110 - Параллельно-последовательный регистр

Для преобразования последовательного кода в параллельный серией тактовых импульсов в регистр записывается информация (число) последовательного кода. Выходы разрядов регистра при этом представляют ту же информацию в параллель­ном коде. Для обратного преобразования информация в регистр вводится по входам параллельного кода. Посредством серии тактовых импульсов с выхода последнего разряда регистра информация считывается в последовательном коде.

Реверсивные регистры предназначены для осуществления сдвига кода числа в сторону как старшего, так и младшего разрядов. Регистр содержит связи последовательной передачи информации в направлении от младших разрядов к старшим, а также от старших разрядов к младшим.

Прямой или обратный сдвиг кода осуществляют управляющим сигналом, вво­дящим в действие либо прямую, либо обратную связи между разрядами.