2005_podyak / кафедра 17

2.4.2 Комбинационные двоичные сумматоры

Двоичный сумматор (рис.2.16) представляет собой логическое устройство, формирующее сумму “S” n- разрядных двоичных чисел А и В. При этом также создается сигнал переноса P в следующий (I+1) разряд.

В основе построения много разрядного сумматора лежит одноразрядный сумматор, представляющий собой устройство суммирования трех одноразрядных чисел: одноименных разрядов двух двоичных чисел и сигнала переноса от суммы предыдущих разрядов.

Рис.2.16

Таблица истинности одноразрядного сумматора (табл. 2.14), построенная по правилам суммирования двоичных чисел, приведена применительно к процедуре сложения к-тых разрядов а_k, b_k и сигнала переноса P_k-1

Таблица 2.14

Pi-1	ak	bk	SK	PK
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Рис. 2.17

Рис.2.18

Для получения алгебраических выражений выходных функций сумматора приведены их карты Карно(рисунках 2.17, 2.18), анализ которых показывает, что функция поразрядного суммирования S_K не минимизируется, а функция переноса P_K может быть упрощена путем склеивания соседних клеток:

(2.10)

или (2.11)

(2.12)

Итоговое выражение для функции S_K называется суммой по модулю 2 для трех переменных ( напомним, что сумма по модулю два для двух переменных адекватна функции “исключительное или” и обозначается как М2)

Выражение 2.12 отражает закон функционирования так называемого мажоритарного элемента, работающего по принципу два из трех: выходной сигнал истинен, если истинны по крайней мере два из и трех входных сигнала, что эффективно используется при резервировании устройства передачи цифровой информации.

Вариант реализации одноразрядного сумматора с использованием схем М2 и схемы 3-2И-ИЛИ показан на рисунке 2.19

Рис.2.19 Рис.2.20

Многоразрядный сумматор состоит из нескольких одноразрядных сумматоров (условно изображен на рисунке 2.20 применительно к четырехразрядному сумматору). Входными сигналами здесь являются сигнал переноса “cr” от предыдущего сумматора ( или другой внешний сигнал), а также сигналы от одноименных разрядов двоичных чисел А и В. Результат сложения выделяется на выходе в виде многоразрядного слова CRS₃S₂S₁S₀ с разрядностью на единицу большую разрядности входных чисел. В свою очередь путем каскадного включения сумматоров конечной разрядности можно построить сумматор еще большей разрядности. Так , например, чтобы осуществить суммирование двух восьмиразрядных чисел, необходимо иметь два четырехразрядных сумматор и выход переноса “CR” первого из них соединить со входом “сr” второго.

Рассмотренный сумматор называется последовательным, поскольку операция сложения в нем выполняется последовательно разряд за разрядом, начиная с младшего, что вызывает задержку выходного сигнала переноса. Существуют и параллельные сумматоры с более сложным построением , когда выходной перенос каждого разряда вырабатывается независимо от переноса соседнего младшего разряда, но при этом существенно уменьшается время задержки на выходе сумматора.

Помимо суммирования сумматоры находят применение и при реализации ряда других функциональных и арифметических задач. В числе их преобразование двоично-десятичного кода в двоичный и обратно, компараторы (схемы сравнения чисел) и др. Покажем это на следующих примерах

1. Преобразователь двухразрядного двоично-десятичного кода в двоичный

Схема этого преобразователя, состоящая из двух четырехразрядных сумматоров, изображена на рисунке 2.21

Рис.2.21

Вспомним, что в двоично-десятичной системе каждая десятичная цифра представляется двоичным эквивалентом. Например, двухразрядное десятичное число (его максимальное значение равно 99) запишется в виде двух байтов (тетрад) с четырьмя двоичными разрядами в каждом разряде: X₂X₁=x₇x₆x₅x₄ x₃x₂x₁x₀=x₇80+ x₆40+ x₅20+ x₄10+ x₃8+ x₂4+ x₁2+ x₀1 = x₇2³10+ x₆2²10+ x₅2¹10+ x₄2⁰10⁰+ x₃2³+ x₂2²+x₁2¹+ x₀2⁰ где x₇…..x₀ принимают значения нуль или единица._. Двоичный же эквивалент числа будет иметь на один разряд меньше, то есть X₂X₁=y₆y₅y₄y₃y₂y₁y₀= y₆2⁶+ y₅2⁵+ e₄2⁴+ y₃2³+ y₂2²+ y₁2¹+ y₀2⁰, где также y_6……y₀ равны нулю или единице.

Для перехода от двоично-десятичного представления числа к его двоичному эквиваленту заметим, что 80=2⁶+2⁴, 40=2⁵+2³, 20=2⁴+2², 10=2³+2¹, то есть все эти числа могут быть выражены через степени числа два. Легко видеть, что младший разряд (2⁰) преобразуемых кодов совпадает. Другие же разряды двоичного кода получаются в результате суммирования одноименных двоичных разрядов из которых состоят числа 80, 40, 20, 10. Этот принцип и отражен в схеме рисунка 2.21.

2. Компаратор

Компаратор- это цифровое устройство, предназначенное для сравнения чисел, представленных в виде двоичных кодов. Здесь возможны следующие ситуации:

а) Двоичные числа А и В одинаковы.

Возьмем инверсию от всех разрядов числа В, то есть создадим новое число С=, и просуммируем А и В. На всех выходах сумматора, кроме выхода переноса, окажутся единичные значения, что позволяет установить равенство чисел.

б) Число А>B

Сумма числа А и инверсии числа В вызовет на всех выходах сумматора появление единичных значений

в) Число А<В

Для установления этого неравенства достаточно убедиться, что не выполняются пункты а и б.

В заключение приведем примеры нескольких типов сумматоров: К155ИМ1- одноразрядный , К155ИМ2- двухразрядный , К564ИМ1- четырехразрядный двоичные сумматоры.

2.4.3 Контрольные вопросы к разделу 2.4

1. Изложите этапы синтеза комбинационных логических устройств

2. Что такое кодирующее устройство? Назовите известные типы кодирующих устройств

3. Какие функции выполняют дешифратор, шифратор, мультиплексор, демультиплексор?

4. Как осуществить повышение разрядности дешифрирующего устройства? Мультиплексора?

5. Поясните принцип построения преобразователя произвольного кода с помощью пары декодер-кодер.

6. Какие функции выполняют полусумматор, полный сумматор?

7. Поясните принцип построения много разрядного сумматора.

8. Поясните принцип построения преобразователя двоично-десятичного кода в двоичный.

9. Что такое компаратор? Поясните принцип его построения на основе сумматора.

74