Контрольная работа 1 АПз-310 / Электроника Ч2

211

Промышленность выпускает регистры в виде интегральных микро- схем как параллельные, так и последовательные. Например,

К555 ИР15 – четырехразрядный параллельный регистр; К555 ИР8 – восьмиразрядный последовательный регистр;

К555 ИР10 – восьмиразрядный сдвиговый регистр, осуществляет па- раллельно-последовательную запись информации.

3. ЦИФРОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

Цифровые запоминающие устройства предназначены для записи, хра- нения и считывания информации, представленной в виде цифрового кода. Основными характеристиками запоминающих устройств являются их ин- формационная емкость, быстродействие и время хранения информации.

Большое разнообразие цифровых запоминающих устройств классифи- цируют по ряду признаков.

1. По функциональному назначению различают

–постоянные запоминающие устройства (ПЗУ), они представляют собой матрицы пассивных элементов памяти и схемы управления, предна- значенные для воспроизведения неизменной информации, занесенной в матрицу при изготовлении;

–оперативные запоминающие устройства (ОЗУ), они обеспечивают запись, хранение и считывание информации в процессе ее обработки;

–программируемые постоянные запоминающие устройства (ППЗУ),

они предоставляют возможность однократного электрического программи- рования после их изготовления;

–репрограммируемые постоянные запоминающие устройства

(РПЗУ), допускают многократную электрическую запись информации, но число циклов записи и стирания ограничено (до 104 циклов);

212

–репрограммируемые постоянные запоминающие устройства с ультрафиолетовым стиранием и электрической записью;

–ассоциативные запоминающие устройства;

–программируемые логические матрицы.

2. По способу хранения информации выделяют

– динамические запоминающие устройства, в которых для хранения

информации используют инерционные свойства реактивных элементов, как правило, конденсаторов;

– статические запоминающие устройства. 3. По технологии изготовления разделяют

–запоминающие устройства на основе биполярных структур;

–запоминающие устройства на основе полевых транзисторов с изо-

лированным затвором;

–запоминающие устройства на основе приборов с зарядовой связью;

–магнитные запоминающие устройства.

4. По способу обращения к массиву памяти различают

–адресные запоминающие устройства;

–безадресные (ассоциативные) запоминающие устройства;

–запоминающие устройства с произвольным обращением (допус-

кающие любой порядок следования адресов);

–запоминающие устройства с последовательным обращением.

В рамках лекции более подробно рассмотрим статическое асинхрон- ное ОЗУ КР537РУ10. Структурная схема ОЗУ приведена на рис. 32.5. Схема включает накопитель на 2048 × 8 бит, формирователей адреса строк и столб- цов, дешифратора адреса строк на семь входов и 128 выходов, дешифратора адреса столбцов на четыре входа и 16 выходов, разрядной схемы, выходных формирователей и блока управления.

213

Накопитель выполнен на КМОП – элементах памяти. Согласование ОЗУ по входу с уровнями схем на транзисторно – транзисторной логике (ТТЛ – схем) обеспечивают формирователи адреса строк и столбцов. Усиле- ние выходных сигналов до уровней необходимых для ТТЛ – схем осуществ- ляется выходными формирователями. Запись информации в накопитель и ее считывание выполняется разрядной схемой.

Условное обозначение микросхемы приведено на рис. 32.6, а, а в таб- лице рис. 32.6, б – назначение ее выводов.

214

Микросхема КР537РУ10 позволяет выполнять запись, хранение и счи- тывание цифровой информации. Выбор необходимого режима работы осу- ществляет блок управления в соответствии с таблицей истинности, приве- денной на рис. 32.7.

КОНТРОЛЬНЫЕ ВОПРОСЫ И ЗАДАЧИ

32.1.Приведите определение и примеры последовательностных устройств.

32.2.Как разделяются счетчики по назначению и по способу синхронизации?

32.3.Предположим, что при монтаже счетчика по схеме рис. 32.1, а допущена ошибка: Т – вход четвертого разряда счетчика подключен к инверсному выходу третьего разряда. Как изменится при этом таблица истинности и последовательность счета на вы-

ходах Q1, Q2, Q3, Q4 в десятичной системе счисления?

32.4.Как следует изменить схему рис. 32.1, а, чтобы получить делитель на 6?

32.5.Какую функцию выполняет схема, приведенная на рис. 32.8?

32.6.Можно ли последовательные регистры использовать для сжатия в n раз считываемой информации? Если можно, то как?

32.7.Как делятся запоминающие устройства по функциональному назначению?

215

32.8. Используя таблицу истинности рис. 32.7, определите уровни управляющих

сигналов CS , CEO , WR / RD для считывания информации в прямом коде.

ЛЕКЦИЯ 33. ЦИФРО-АНАЛОГОВЫЕ И АНАЛОГО-

ЦИФРОВЫЕ ПРЕОБРАЗОВАТЕЛИ

Электронные средства обработки информации являются универсаль- ными и применяются в любой отрасли народного хозяйства. Это происходит потому, что любая физическая величина преобразуется датчиками в элек- трический сигнал, один из параметров которого отражает полезную инфор- мацию. Как правило, это аналоговые сигналы. Чтобы для обработки таких сигналов применить средства цифровой электроники (ЭВМ, цифровые из- мерительные приборы, цифровые системы связи и т. п.), их необходимо преобразовать в цифровую форму.

Чаще всего преобразованию в цифровую форму подвергаются инфор- мативные параметры электрических сигналов – напряжение, ток, частота, начальная фаза. Устройство, осуществляющее такое преобразование, назы-

вают аналого-цифровым преобразователем (АЦП). На выходе АЦП форми-

руется двоичный код, кодовые комбинации которого затем обрабатывается арифметически цифровым сигнальным процессором.

После обработки содержащаяся в сигнале информация может быть преобразована обратно в аналоговую форму с использованием цифро- аналогового преобразователя (ЦАП). Рассмотрим основные способы по- строения схем таких преобразователей.

216

1. ЦИФРО-АНАЛОГОВЫЕ ПРЕОБРАЗОВАТЕЛИ

Суть цифро-аналогового преобразования заключается в использова- нии веса разрядов кодовой комбинации х4х3х2х1. Вес i-го разряда кода 8 – 4 – 2 – 1 вдвое больше, чем вес (i – 1)-го разряда. Если младшему разряду по- ставить в соответствие напряжение Uкв (напряжение кванта), то преобразо- вание кодовой комбинации в напряжение можно выполнить по правилу:

Uвых = Uкв·(х4·8 + х3·4 + х2·2 + х1·1).

Например, кодовой комбинации 0011 соответствует Uвых = 3·Uкв, а ко- довой комбинации 1100 Uвых = 12·Uкв.

Большинство используемых структур ЦАП (отличных от простого од- норазрядного ЦАП, основанного на одном коммутаторе с использованием опорного напряжения) являются двоичными взвешивающими или много- звенными схемами лестничного типа. Одна из простейших структур, дели- тель Кельвина, приведена на рис. 33.1.

ние. Она содержит источник опорного напряжения Uоп, 2n последовательно соединенных равных по сопротивлению резисторов, 2n электронных ключей и дешифратор n×2n. Входной сигнал представляет собой трехразрядную ко-

217

довую комбинацию х1х2х3. Этот сигнал поступает на вход дешифратора. На выходе дешифратора, соответствующем входной кодовой комбинации, формируется сигнал, замыкающий одноименный с выходом дешифратора электронный ключ. Выходной сигнал представляет определенный уровень напряжения, который снимается с выхода делителя Кельвина. Современные ЦАП, использующие эту архитектуру, называются строковыми.

Схема проста, имеет выход с изменяющимся значением напряжения, обеспечивает линейность преобразования, если все резисторы равны по зна- чению и может быть преднамеренно сделана нелинейной. Ее главным не- достатком является большое количество резисторов и ключей (звеньев), требуемых для обеспечения высокой разрешающей способности. Этот не- достаток не позволяет использовать схему в качестве самостоятельного ЦАП, но она применяется как составная часть более сложных структур ЦАП.

Существует аналогичный ЦАП с токовым выходом, который также состоит из 2n звеньев - резисторов, или источников тока и ключей, но под- ключенных теперь параллельно между входом опорного напряжения и вир- туальным заземленным выходом (рис. 33.2).

218

В данном ЦАП, как только какой-либо резистор подключается к цепи, любые дальнейшие увеличения цифрового кода уже не могут его отклю- чить. Таким образом, структура является изначально монотонной, незави- симо от погрешностей резисторов и, подобно предыдущему случаю, может быть сделана преднамеренно нелинейной там, где эта нелинейность требу- ется. Рассмотренные схемы получили название полно-декодирующих ЦАП.

Очевидным недостатком этого типа схем является большое количест- во звеньев, требуемых для создания 14-, 12-, 10- или даже 8-разрядного ЦАП. Существенного упрощения можно добиться применением сегмента-

ции.

При сегментации n – разрядная кодовая комбинация разбивается на к частей (сегментов) по m = n / к разрядов каждая. Каждый из сегментов пре- образуется в аналоговую величину одной из приведенных схем, причем, ка- ждая схема содержит 2m звеньев. Для реализации общей схемы ЦАП потре- буется М = к·2m звеньев, что существенно меньше N = 2n.

Для примера рассмотрим вариант схемы 12-разрядного ЦАП, приве- денной на рис. 33.3. В схеме этого ЦАП используется 12 – ти разрядный ре- гистр для хранения входной кодовой комбинации на интервале преобразо- вания и три сегмента, каждый из которых имеет структуру, аналогичную рис. 33.1. В состав схем сегментов включены дешифраторы 4 × 15 и пятна- дцать звеньев (резистор – ЭК). На вход дешифратора первого сегмента по- ступают четыре младших разряда 12 – ти разрядной входной кодовой ком- бинации. Младшему разряду первого сегмента ставится в соответствие на- пряжение Uкв., старшему – 8·Uкв.. В зависимости от состояния разрядов на- пряжение на выходе первого сегмента может изменяться от 0 до 15·Uкв..

Структура и принцип работы второго и третьего сегментов аналогич- ны первому сегменту. Отличие заключается в том, что на вход дешифратора второго сегмента поступают 5, 6, 7 и 8 разряды входной кодовой комбина-

220

Для реализации рассмотренной схемы ЦАП необходимо 45 электрон- ных ключей и 45 триггеров регистра. Работа схемы обеспечивается последо- вательностью тактовых импульсов, управляющих вводом кодовой комбина- ции, декодированием соответствующих сегментов этой комбинации и пере- дачей результатов декодирования в виде управляющих сигналов на входы ЭК.

2. АНАЛОГО-ЦИФРОВЫЕ ПРЕОБРАЗОВАТЕЛИ

Преобразование аналоговой величины в код может выполняться ме-

тодом последовательного счета, методом поразрядного уравновешивания

или методом одновременного считывания. Согласно методу последова- тельного счета, аналоговая величина А сравнивается с известным числом n AK , причем, n увеличивается от 0 до NK через равные интервалы време-

ни. Величину АК называют квантом. При некотором значении nK наступает равенство (строгое или приближенное) nK AK = A. Так как обычно АК рав-

но единице измерения, то nK – число, выражаемое двоичным или двоично-

десятичным кодом.

При методе поразрядного уравновешивания n – разрядная кодовая комбинация сравнивается с аналоговой величиной А n раз. При каждом сравнении проводится коррекция разрядов кодовой комбинации от старшего разряда к младшему.

Суть метода одновременного считывания состоит в том, что с анало- говой величиной А сравниваются N = 2n известных величин, выраженных кодовыми комбинациями. Кодовая комбинация, значение которой наиболее близко к значению величины А, проходит на выход АЦП.

Рассмотрим каждый из методов более подробно.