Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Схемотехника телекоммуникационных устройств. Учебное пособие.pdf
21
Продолжение табл. 3.2.
Х4 Х3 Х2
Х1 Y
1 0 1 1 1 1 1 0 0 1 1 1 0 1 0
1 1 1 0 0 1 1 1 1
0
Решение
Единичные значения ФАЛ заносим в карту Вейча (рис. 3.7).
Выписываем общие переменные из контуров и получаем минимизированное значение ФАЛ:
213423134132
XXXXXXXXXXXXY
.
Для реализации логического устройства в базисе И-НЕ
преобразуем полученную ФАЛ по правилам де Моргана в базисе ЛЭ
И-НЕ.
.
21342313432
213423134132
XXXXXXXXXXXX
XXXXXXXXXXXXY
Рис. 3.7. Карта Вейча
1 1 1
1
1 1
2
X
2
X
1
X
1
X
3
X
3
X
3
X
4
X
4
X
4
X
22
Рис. 3.8. Структурная схема логического устройства
Для реализации логического устройства потребуется четыре инвертора, четыре трехвходовых элемента И-НЕ и один четырехвходовый элемент И-НЕ. Полученная структурная схема логического
устройства показана на рис. 3.8.
Контрольные вопросы
1. В чем особенность синтеза логических устройств на базе ЛЭ с
числом входов, большим требуемого или меньшим требуемого?
2. Каково назначение и структурная схема мультиплексора, де-
мультиплексора?
3. Поясните назначение и условное графическое изображение
преобразователя кодов.
4. Приведите структурные схемы шифратора и дешифратора, по-
ясните их назначение.
5. Поясните назначение и приведите логическую схему цифрово-
го компаратора.
3.5. РЕШЕНИЕ ЗАДАЧ ПО СХЕМОТЕХНИКЕ ЦИФРОВЫХ ПОСЛЕДОВАТЕЛЬНОСТНЫХ УСТРОЙСТВ
Особенностью последовательностных логических устройств является зависимость сигнала не только от действующих в настоящий
момент на входе логических переменных, но и от тех, которые дей-
& & & & Y
&
X1 X
2
X3 X
4
23
ствовали в предыдущие моменты времени. Очевидно, что для выполнения этого условия значения переменных должны быть запомнены
логическим устройством. Функцию запоминания значений логических
переменных в цифровых схемах выполняют триггеры. При изучении
последовательностных логических устройств необходимо рассмотреть
основные функциональные узлы последовательностных логических
устройств: регистры, счетчики, распределители тактов.
Задача 7. На вход последовательного шестиразрядного регистра
(рис. 3.9) подается двоичное число
1010100X
. Какое число будет запи-
сано в регистр через семь тактов, если в исходном состоянии он обнулен?
Рис. 3.9. Шестиразрядный регистр
Решение
В данный регистр осуществляется последовательный ввод двоичного числа Х. При этом с приходом каждого тактирующего импульса
на вход С последующие триггеры будут переключаться в то состояние,
в котором находился предыдущий триггер, т.е. в триггеры записывается та информация, которая будет на его информационном входе D.
Таким образом, через семь тактов в регистр будет записано двоичное число 101010.
Контрольные вопросы
1. Поясните назначение триггерных устройств.
2. Как строятся триггеры с динамическим управлением?
3. Приведите структурные схемы и условные обозначения парал-
лельного, сдвигающего и реверсивного регистров.
4. Назовите основные параметры и признаки классификации
счетчиков.
5. Каким образом достигается повышение быстродействия счетчиков?
3.6. ЗАДАЧИ ДЛЯ САМОСТОЯТЕЛЬНОГО РЕШЕНИЯ
Задача 1. Задан усилительный каскад с общей базой (рис. 3.10).
Дано:
21б
h
;
12б
h
;
22б
h
;
11б
h
;
э
R
;
к
R
;
н
R
;
г
R
(табл. 3.3).
Найти: входное сопротивление каскада
вх
R
, выходное сопротивление
каскада
вых
R
, коэффициенты усиления по току
I
K
и напряжению
u
K
.
X
С D С D С D С D С D С
T T T T T
T
Q1 Q2 Q
3
Q
5
Q
6
Q
4
D
24
Рис. 3.10. Усилительный каскад с ОБ
3.3. Исходные данные к задаче 1
21б
h
4
12б
10h
22б
h
,
мкСм
11б
h
, Ом
э
R
, Ом
к
R
, Ом
н
R
, кОм
г
R
, Ом
0,99
10 1 30
200 1 10
100
Задача 2. Задан двухтактный усилитель мощности, схема которо-
го приведена на рис. 3.11.
Дано: Р
вых
= 15 Вт; Rн = 12 Ом; f
min
= 47 Гц; f
max
= 18 кГц.
Рис. 3.11. Схема двухтактного усилителя мощности
+Е
к
R
э
R
к
R
н
R
г
Е
г
–Е
э
+Uп R
вд
R
к
R
см
R
дел1
R
дел2
R
э
VT2
VT3
VT1
С
вд
С
вых
R
н
U
вых
U
вх
t○
25
Найти: напряжение питания Uп, ток в нагрузке Iн, мощность в
нагрузке Pн, параметры транзисторов VT1, VT2, VT3, значения конденсатора C
вых
и резисторов R
дел 1
, R
дел 2
, Rэ , Rк .
Задача 3. Задана схема мультивибратора, приведённая на рис. 3.12.
Дано: R1 = 20 кОм; R2 = 51 кОм; R = 82 кОм; C = 50 нФ;
E1=|–E2| = 15 B.
Найти: период колебаний мультивибратора T.
Рис. 3.12. Схема мультивибратора
Задача 4. Активный фильтр выполнен на операционном усилите-
ле К140УД20 (рис. 3.13).
Рис. 3.13. Схема активного фильтра
U
вых
+Е1
–Е2
R1 R
2
U
вх
С
ос
R
ос2
R
ос1 Rвх
U
вх
U
вых
26
Дано: коэффициент усиления операционного усилителя K
uо
= 70;
коэффициент передачи фильтра при действии отрицательной обратной
связи K
uоос
= 50; постоянная времени операционного усилителя
Тоу = 15,9 · 10
–3
с, R
ос2
= 2,4 кОм; Т
оу
= 15,9 · 10–3с, нижняя частота по-
лосы пропускания фильтра fн = 480 Гц.
Найти: круговую частоту полосы пропускания ωн , коэффициент
передачи цепи на высокой частоте b
ос
, значения C
ос
, R
ос1
, Tв , верхнюю
частоту полосы пропускания фильтра fв .
Задача 5. Минимизировать ФАЛ, заданную таблицей истинности
(табл. 3.4), для единичных значений с использованием карты Вейча.
3.4. Исходные данные для решения задачи 5
Входные переменные
Значение ФАЛ
Х4 Х3 Х2 Х
1
Y
0 0 0
0 1 0 0 0
1 1 0 0 1
0 0 0 0 1
1 1 0 1 0
0 0 0 1 0
1 1 0 1 1
0 1 0 1 1
1 0 1 0 0
0 1 1 0 0
1 1 1 0 1
0 0 1 0 1
1 0 1 1 0
0
1
1 1 0
1
0
1 1 1
0 1 1 1 1
1
1
Задача 6. Осуществить минимизацию логической функции
(ФАЛ) Y (Х4, Х3, Х2, Х1), заданную таблицей истинности (табл. 3.5), с
помощью карты Вейча и построить структурную схему логического
устройства, используя базовые логические элементы И-НЕ.
27
3.5. Исходные данные для решения задачи 6
Входные переменные
Значение ФАЛ
Х4 Х3 Х2 Х1 Y
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 0
0 1 0 1 1
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 1
1 1 0 1 0
1 1 1 0 1
1 1 1 1 0
Задача 7. На вход последовательного четырехразрядного реги-
стра (рис. 3.14) подается двоичное число Х = 10011110. Какое число
будет записано в регистр через шесть тактов, если в исходном состоянии регистр обнулен?
Рис. 3.14. Четырехразрядный регистр
Q
4
Q1
Q
3
Q2
D
D
D
D
С C С
С
Т
Т
Т
Т
Х
28
4. ЛАБОРАТОРНЫЕ ЗАНЯТИЯ.
ИССЛЕДОВАНИЕ АНАЛОГОВЫХ И ЦИФРОВЫХ
ТЕЛЕКОММУНИКАЦИОННЫХ УСТРОЙСТВ
Лабораторная работа 1
ИССЛЕДОВАНИЕ ХАРАКТЕРИСТИК ДВУХТАКТНОГО
УСИЛИТЕЛЯ МОЩНОСТИ НА БИПОЛЯРНЫХ
ТРАНЗИСТОРАХ
Цель работы: исследовать характеристики двухтактного усили-
теля мощности на биполярных транзисторах в классе усиления АВ,
определить наличие искажений в усилителе мощности и провести их
оценку методом пяти ординат.
Сведения и рекомендации по выполнению
лабораторной работы
Усилитель мощности формирует заданную мощность в нагрузке
при обеспечении минимальных искажений выходных сигналов.
В классе усиления AВ ток в электрической цепи на выходе транзистора в классе усиления A протекает больше половины периода
формирования переменного напряжения входного сигнала. Выходное
напряжение характеризуется невысокими искажениями, в то же время создается значительный коэффициент полезного действия. Класс
АВ используется при разработке в усилителях мощности выходных
каскадов.
При построении усилителей мощности необходимо выполнить
следующие требования: формировать цепи отрицательной обратной
связи по напряжению, обеспечивать низкое сопротивление на выходе
усилителя мощности [8 – 13].
Усилитель мощности в основном используется при формировании выходных каскадов в многокаскадных усилителях.
Для оценки искажений выходных сигналов в усилителях мощности находит широкое применение метод пяти ординат, который основан на использовании формул пяти ординат. С помощью данных формул определяются достаточно просто амплитуды первых четырех гармоник переменного тока и его среднее значение. При этом ток может
быть представлен в виде следующего выражения:
tItIItItIIi 4cos3cos2coscos
43210
. (1.1)
На рисунке 1.1 показаны амплитуды первых основных гармоник
переменного тока.
29
Рис. 1.1. Амплитуды первых основных гармоник переменного тока
входного сигнала
Для того чтобы рассчитать амплитуды пяти основных гармоник
постоянного тока
40
II
, необходимо в выражение (1.1) подставить пять
условий, заключающихся в том, чтобы при
,32,2,3,0t
зна-
чения величин тока, рассчитанные в соответствии с выражением (1.1),
совпадали бы с действительными величинами тока i.
В результате расчетов получаем следующую систему уравнений:
43210max
IIIIIi
;
432101
2
1
2
1
2
1
2
1
IIIIIi
;
4200
IIII
; (1.2)
432102
2
1
2
1
2
1
2
1
IIIIIi
;
43210min
IIIIIi
при выполнении заданных условий:
0t
;
3t
;
2t
;
32t
;
t
.
Результатом решения системы уравнений (1.2) являются значения
амплитуд первых четырех гармоник переменного тока:
21minmax0
2
6
1
iiiiI
;
21minmax1
3
1
iiiiI
;
30
0minmax2
2
4
1
iiiI
;
21minmax3
2
6
1
iiiiI
;
021minmax4
64
12
1
iiiiiI
.
Описание лабораторного стенда и методические указания
На рисунке 1.2 представлена принципиальная электрическая схема усилителя мощности, которая реализована в лабораторном стенде.
Предварительный усилительный каскад на транзисторе VT1 включен
по схеме с общим эмиттером и работает в классе усиления А. Резисторы R2 и R3 служат для задания напряжения смещения, которое определяет положение рабочей точки на нагрузочной прямой выходных
вольт-амперных характеристик биполярного транзистора и, следовательно, режим работы А усилительного каскада. В классе А транзистор работает на линейном участке выходной характеристики, что позволяет обеспечить передачу входного сигнала с минимальными искажениями. Предварительный усилительный каскад формирует амплитуду входного сигнала для последующего усиления в усилителе мощности. Через резистор R7 реализуется последовательная отрицательная
связь по току, которая предназначена для стабилизации рабочей точки.
На транзисторах VT2 (п-р-п) и VT3 (р-п-р) по последовательной
двухтактной схеме выполнен предоконечный фазоинверсный каскад
по последовательной двухтактной схеме.
На последовательно соединенных транзисторах VT4 и VT5 по
двухтактной бестрансформаторной схеме реализован выходной усилитель мощности, работающий в классе усиления АВ.
В результате воздействия сформированной глубокой частотнонезависимой отрицательной обратной связи в усилителе мощности
обеспечивается равномерность амплитудно-частотной характеристики.
Через резистор R2 и цепочку С3, R4 формируется параллельная
отрицательная обратная связь по напряжению, которая увеличивает
входное сопротивление усилительного каскада и уменьшает выходное
сопротивление. Сигнал обратной связи поступает в цепь базы предварительного усилительного каскада. С нагрузки выходного каскада
усилителя мощности формируется напряжение обратной связи.
С диодов VD1 и VD2 снимается напряжение смещения, которое
подается на базы транзисторов VT2 и VT3, для того, чтобы устранить
искажения сигнала вида «Ступенька».
Диоды VD1 и VD2 являются термочувствительными элементами,
поэтому применяются в схеме при изменении температуры окружающей среды для установления тока покоя выходных транзисторов VT4 и
VT5 в заданных пределах.