Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Схемотехника телекоммуникационных устройств. Учебное пособие.pdf
71
б)
в)
Рис. 6.4. Продолжение
6.10. Реализация функции И
6.11. Реализация функции ИЛИ
X1 X2 Y 0 0 0 1 1 0 1 1
X1 X2 Y 0 0 0 1 1 0 1 1
6.12. Реализация функции НЕ
X1
Y
0
1
Содержание отчета
1. Наименование и цель лабораторной работы.
2. Схема лабораторного стенда для изучения цифровых элементов.
3. Таблицы истинности и схемы реализаций в различных базисах
логических элементов.
4. Выводы по результатам выполнения лабораторной работы.
72
Контрольные вопросы
1. Обозначение логических цифровых элементов на принципиальных электрических схемах.
2. Таблицы истинности функционирования цифровых логических
элементов.
3. Принципиальные электрические схемы реализации логических
функций И, ИЛИ, НЕ с использованием ЛЭ И-НЕ.
4. Принципиальные электрические схемы реализации логических
функций И, ИЛИ, НЕ с использованием ЛЭ ИЛИ-НЕ.
Лабораторная работа 7
МИНИМИЗАЦИЯ ЛОГИЧЕСКИХ ФУНКЦИЙ
Цель работы: изучить методику минимизации функций алгебры
логики с использованием карт Вейча; построить принципиальную схему цифрового логического устройства на основе полученного минимизированного выражения ФАЛ.
Краткие теоретические сведения
Для описания алгоритмов работы цифровых устройств исполь-
зуется булева алгебра, на основе которой формируются функции алгебры логики (ФАЛ). Устройства, алгоритмы которых описываются с
помощью ФАЛ, называются логическими. Исходные ФАЛ, как правило, минимизируют, используя карты Вейча или Карно. Целью минимизации ФАЛ является уменьшение стоимости ее технической
реализации и повышение надежности. Карты Вейча – это прямоугольная таблица, число клеток в которой равно числу переменных
ФАЛ. Каждой из клеток поставлен в соответствие набор входных
переменных, причем рядом расположенным клеткам соответствуют
соседние наборы входных переменных, а в самих клетках записаны
значения функции, определенные для этих кодов. Карта Вейча для
минимизации функций четырех переменных приведена на рис. 7.1.
Правила минимизации:
1. На карте Вейча ФАЛ n-переменных выделяют прямоугольные
области, объединяющие выбранные значения функции (0 или 1). Каждая область должна содержать 2k клеток, где k – целое число. Выделенные области могут пересекаться, т.е. одна или несколько клеток
могут включаться в различные области.
73
Рис. 7.1. Карта Вейча для четырех переменных
2. Каждой из выделенных областей соответствует k-куб исходной ФАЛ, который представляется самостоятельным логическим произведением переменных, значения которых в рамках выделенной области остаются постоянными. Каждое произведение содержит n – k
переменных и носит название импликанты.
3. Из полученного множества выбирают минимальное число
максимально больших областей, включающих все выбранные значения ФАЛ.
4. Логически суммируют импликанты, соответствующие выбранным областям. Полученная сумма образует минимальную дизъюнктивно-нормальную форму (МДНФ).
При объединении клеток с единичными значениями ФАЛ полу-
чают МДНФ самой функции, а при объединении клеток с нулевыми
значениями ФАЛ – МДНФ функции, инверсной заданной. Применяя к
полученной инверсной минимальной форме теоремы де Моргана, получаем минимальную функцию, записанную в виде конъюнктивнонормальной формы (КНФ).
Описание лабораторного стенда и методические указания
Для выполнения лабораторной работы использовать стенд, пред-
ставленный на рис. 6.2. Для построения принципиальной электрической схемы цифрового логического устройства на основе полученной
минимизированной ФАЛ использовать базисные логические элементы
И-НЕ, ИЛИ-НЕ.
Порядок выполнения работы
1. Построить цифровое логическое устройство, заданное таблицей
истинности для четырех переменных (табл. 7.1).
74
1.1. Минимизировать функциональное логическое управление с
помощью диаграммы Вейча и записать в базисе И-НЕ.
1.2. Реализовать устройство на элементах лабораторного стенда и
проверить функционирование по таблице истинности.
1.3. Оценить функциональную надежность логического, устройства по критерию Хаффмена.
7.1. Таблица истинности цифрового устройства
Х4 Х3 Х2
Х1 Y
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 0
0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 0 0
0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1 1 1 1 1
1
Содержание отчета
1. Название и цель лабораторной работы.
2. Таблица истинности проектируемого цифрового устройства.
3. Карта Вейча, используемая для минимизации ФАЛ цифрового
логического устройства.
4. Принципиальная электрическая схема проектируемого цифро-
вого логического устройства, построенная на основе минимизированного выражения ФАЛ.
75
Контрольные вопросы
1. В чем заключается минимизация ФАЛ с помощью карты
Вейча?
2. Представьте карты Вейча функции двух, трех, четырех и пяти
переменных.
3. К чему сводится алгоритм минимизации ФАЛ?
4. В чем заключается минимизация недоопределенной ФАЛ?
5. В чем заключается минимизация системы ФАЛ?
4. Выводы по результатам выполнения лабораторной работы.
Лабораторная работа 8
ИCСЛЕДОВАНИЕ ЦИФРОВЫХ СХЕМ ТРИГГЕРНЫХ
УСТРОЙСТВ
Цель работы: освоение принципов построения и функционирова-
ния цифровых триггерных устройств.
Краткие теоретические сведения
Триггер – элемент памяти с двумя устойчивыми состояниями,
выходной сигнал которого скачкообразно изменяется при подаче на
его вход управляющего сигнала. По типу используемых информационных входов триггеры классифицируются: RS-, D-, T-, JK-, VD- и VT-
триггеры, где R – раздельный вход сброса триггера (Q = 0); K – вход
сброса универсального триггера (Q = 0); J – вход установки универсального триггера (Q = 1); Т – счетный вход триггера; D – информационный вход переключения триггера в состояние, соответствующее логическому уровню на этом входе; С – управляющий или синхронизирующий вход; V – вход блокирования работы триггера и он долго сохраняет информацию.
По моменту реакции на входной сигнал триггеры подразделяют
на асинхронные и синхронные. Асинхронный триггер изменяет свое
состояние непосредственно в момент изменения сигнала на его информационных входах, т.е. его непосредственная реакция на изменение входного сигнала подобна реакции комбинационного элемента.
Синхронный триггер изменяет свое состояние лишь в тактовые моменты времени, соответствующие подаче активного сигнала на синхронный вход С.
76
По виду активного логического сигнала, действующего на информационных входах, различают триггеры статические, управляемые
уровнем, и динамические, управляемые перепадом входного сигнала.
Описание лабораторного стенда и методические указания
Для выполнения лабораторной работы использовать стенд, представленный на рис. 6.2. Для исследования принципиальных электрических схем триггерных устройств с помощью коммутационных проводов собрать схемы триггеров RS -, D-, JK-триггеров с использованием
логических элементов И-НЕ и ИЛИ-НЕ. Проверить их функционирование по таблицам истинности.
Порядок выполнения работы
1. На элементах И-НЕ собрать схему синхронного RS-триггера
(рис. 8.1). Подать входные сигналы и результаты на выходе триггера
записать в таблицу истинности (табл. 8.1).
Рис. 8.1. Структурная схема синхронного RS-триггера
8.1. Результаты экспериментальных исследований
RS-триггера
S R С Qn
Q
n+1
0 0 1
0 1 1
1 0 1
1 1 1
77
2. На элементах И-НЕ собрать схему D-триггера (рис. 8.2). Подать
входные сигналы и результаты на выходе триггера записать в таблицу
истинности (табл. 8.2).
Рис. 8.2. Структурная схема синхронного D-триггера
8.2. Результаты экспериментальных исследований D-триггера
С D
Qn
Q
n+1
1 0
1 1
1 0 1 1
3. Исследовать схему JK-триггера (рис. 8.3). Подать входные сиг-
налы и результаты на выходе триггера записать в таблицу истинности
(табл. 8.3).
Рис. 8.3. Структурная схема синхронного JK-триггера
78
8.3. Результаты экспериментальных исследований JK-триггера
R S J K C
Qn
Q
n+1
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0 0 0 1 1 0 0 1 0 0 1 0 1 1 0 1 0 1 1 1 1
Содержание отчета
1. Название и цель лабораторной работы.
2. Принципиальные электрические схемы RS-, D-, JK-триггеров.
3. Таблицы истинности результатов экспериментальных исследо-
ваний триггерных устройств.
4. Выводы по результатам выполнения лабораторной работы.
Контрольные вопросы
1. Классификация триггерных устройств по функциональному
признаку.
2. Особенности тактируемых и асинхронных триггерных
устройств.
3. Требования к длительности тактовых импульсов RS-триггеров.
4. Особенности JK-триггеров и их функциональная надежность.
5. Схемы D-триггеров на элементах И-НЕ.
6. Чем определяется задержка в тактируемых и асинхронных
D-триггерах?
7. Сравните по реализации D-, RS-, JK-триггерные устройства по
аппаратным затратам, быстродействию и помехоустойчивости.
79
Лабораторная работа 9
ИЗУЧЕНИЕ ПРИНЦИПИАЛЬНЫХ ЭЛЕКТРИЧЕСКИХ СХЕМ
ЦИФРОВЫХ СЧЕТЧИКОВ И РЕГИСТРОВ
Цель работы: изучить принцип действия цифровых счетчиков и
регистров.
Краткие теоретические сведения
Счетчик служит для счета входных импульсов и регистрации их
числа в двоичном коде.
Функции: хранение информации; запись и выдача информации в
параллельной форме; инкремент – это увеличение хранящегося кодового слова на единицу.
Классификация:
– по направлению счета: суммирующие; вычитающие; реверсивные;
– по значению модуля счета: двоичные, модуль счета которых
равен целой степени числа 2 (М = 2n); двоично-кодированные, в которых модуль счета может принимать любое значение, не равное целой
степени числа 2;
– по способу организации межразрядных связей: счетчики с последовательным переносом, в которых переключение триггеров разрядных схем осуществляется последовательно; счетчики с параллельным переносом, в которых переключение триггеров разрядных
схем осуществляется одновременно по сигналу синхронизации; счетчики с комбинированным последовательно-параллельным переносом, при котором используются различные комбинации способов
переноса.
Параметры: статический – модуль счета М, который характеризует максимальное число импульсов, после прихода которого счетчик
устанавливается в исходное состояние; динамический – время установления выходного кода tk, которое определяет быстродействие счетчика.
Регистр – это устройство, предназначенное для записи, хранения
или сдвига информации, представленной в виде многоразрядного двоичного кода.
Функции: хранение информации, сдвиг информации вправо или
влево, запись информации в последовательной и параллельной формах, выдача хранимой информации в последовательной и параллельной формах.
80
Классификация:
– по способу приема информации: последовательные (сдвигающие), в которые информация записывается и считывается только в последовательной форме; параллельные, в которые информация записывается и считывается только в параллельной форме; последовательнопараллельные, в которые информация записывается и считывается как
в параллельной, так и в последовательной формах;
– по числу каналов передачи информации: парафазные, в которых информация записывается и считывается в прямом и обратном
кодах; однофазные, в которых информация записывается и считывается в прямом или обратном коде;
– по способу тактирования: однотактные, управляемые одной
управляющей последовательностью импульсов; многотактные,
управляемые несколькими управляющими последовательностями импульсов.
Устройство регистра: состоит из N однотипных ячеек – разряд-
ных схем, выходной сигнал каждой из которых ассоциируется с весовым коэффициентом соответствующего разряда двоичного кода. При
этом каждая разрядная схема, как любое последовательностное
устройство, состоит из триггерной подсистемы и комбинационной
схемы, преобразующей входные воздействия и состояния триггерной
подсистемы в выходные сигналы регистра.
Описание лабораторного стенда
и методические указания
Выполнение лабораторной работы осуществляется с помощью
лабораторного стенда, представленного на рис. 6.2. Для исследования
принципиальных электрических счетчиков и регистров с помощью
коммутационных проводов собрать схемы сдвигающего регистра, двоичного счетчика, счетчика на сдвигающих регистрах и кольцевого
счетчика с использованием JK-триггеров. Проверить их функционирование по таблицам истинности.
Порядок выполнения работы
1. На D-триггерах исследовать сдвигающий регистр, для этого:
1.1. Соединить соответствующим образом триггеры в соответ-
ствии со схемой на рис. 9.1.
1.2. Через установленные входы записать логический 0 в триггеры.