Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Алгоритмы работы когерентных транспондеров транспортных систем связи. Монография
.pdf
31
Технология когерентного гомодинного приема давала возможность
использовать мультиплексирование по поляризации и сложные форматы
модуляции, основанные на фазовых манипуляциях сигнала. Такой способ
позволял многократно увеличивать спектральную эффективность и,
следовательно, канальную скорость сигнала [19, 37].
Для выполнения задач по ЦОС часто используется специальный,
отдельно стоящий DSP-микропроцессор, выполняющий все функции по
улучшению качества принимаемого сигнала.
Эволюция транспортных сетей также коснулась и форм-факторов
приемо-передающих модулей. Более старое поколение трансиверов типа
CFP-ACO имело только оптическую часть в модуле, в то время как все
электронные компоненты располагались на плате транспондера, куда
устанавливался модуль CFP (рисунок 1.15). Это обуславливалось
технологической сложностью размещения DSP-процессора внутри модуля.
Рисунок 1.15 – Типовая блок-схема CFP-ACO
Съемные модули CFP-DCO являются технологических продолжением
своих предшественников, обладая собственным DSP-процессором в модуле,
являясь законченным коробочным решением (рисунок 1.16) [38].
Рисунок 1.16 – Типовая блок-схема CFP-DCO
Безусловно, такая технологическая сложность влечет за собой более
высокие требования по энергопотреблению и теплоотдаче, предоставляя
32
взамен возможность изменения бодовой скорости модулятора, а также смены
типа FEC, что, в свою очередь, отражается на дальности работы
транспондера в целом.
1.3.2 Поставщики DSP-процессоров
На рисунке 1.17 представлена динамика освоения изготовления
интегральных схем крупнейшими производителями. Из графика видна
структура игроков, имеющих производственные мощности для изготовления
интегральных схем – это Samsung, TSMC, Intel. Данные производители на
протяжении 20 лет развивали технологии, позволяющие работать с
технологией 10 нм. Наиболее сильным игроком на рынке
полупроводниковой промышленности является TSMC. Чипмейкер
разработал и запатентовал большое количество архитектур,
производственных процессов, поставляя свою продукцию по всему миру.
Самыми крупными потребителями чипов являются Broadcomm, Xlinx,
Huawei, AMD, NVIDIA и др. Наиболее известными заказчиками чипов в
России являются МЦСТ и Байкал электроникс – разработчики отечественных
процессоров «Эльбрус» и «Байкал» соответственно.
Рисунок 1.17 – Освоение технологий в мире
Если рассмотреть более нишевый сегмент утилитарного применения
интегральных схем, то на сегодняшний день на рынке полупроводниковых
процессоров сформировались крупные производители DSP-процессоров.
33
Среди зарубежных поставщиков можно выделить:
− Marvell;
− NTT Electronics (NEL);
− ACACIA;
− Infinera;
− Fujitsu;
− Inphi (поглощен в 2021 году Marvell).
Marvell реализует свои процессоры на чипе с топологией 7 нм. Основной
вектор развития направлен в первую очередь на поддержку
ZR+/OpenROADM с линейными скоростями 100-400 Гбит/с. Данные
скорости доступны для модулей с форм-фактором – QSFP-DD, OSFP, CFP2-
DCO.
NTT Electronics предлагает DSP-процессоры 2-го и 3-го поколения.
Второе поколение чипов с топологией 20 нм поддерживает линейную
скорость 100-200 Гбит/с и форматом модуляции DP-QPSK/8QAM/16QAM.
Третье поколение чипов с топологией 16 нм способен поддерживать
линейную скорость 200-600 Гбит/с.
ACACIA является крупнейшим производителем полупроводниковых
компонентов и поставщиком чипов для производителей
телекоммуникационного оборудования.
Компания Infinera разрабатывает свою линейку DSP-процессоров
Infinera FlexCoherent. Начиная с 2005 года активное развитие фотоники дало
возможность осуществить переход к топологии 7 нм и реализации чипа ICE6,
поддерживающего линейную скорость 800 Гбит/с.
DSP-процессоры позволяют реализовывать в одном чипе поддержку
нескольких форматов модуляции, компенсатора дисперсии, а также
несколько режимов работы FEC. Аппаратная реализация DSP-алгоритмов
может быть реализована на ПЛИС (FPGA) и ASIC.
ASIC и FPGA являются интегральными схемами, но с существенными
отличиями. ASIC является специальной интегральной схемой, разработанной
специально для выполнения конкретных технических задач. Обычно
производство осуществляется для какого-либо конкретного заказчика или
выполнения на данной схеме узкоспециализированной задачи.
FPGA имеет другую логическую базу, представляющую массив
логических ячеек и программируемых переключателей, которые могут быть
использованы для создания программируемых аппаратных конструкций.
Возможность реконфигурации ПЛИС с помощью языка HDL позволяет
34
вносить изменения в работу в процессе создания прототипов, в отличие от
ASIC, не обладающей таким функционалом.
Архитектура интегральных схем накладывает ограничения, связанные с
подходам к проектированию. В виду этого для ASIC имеет дополнительные
этапы в маршруте проектирования (рисунок 1.18). Если описать кратко, то
для FPGA описание работы синхронной цифровой схемы преобразуется в
конфигурацию готовой ПЛИС.
Техническ ие
характеристик и
HDL описание
Синтез
Место и маршрут
Скачивание в FGPA
Проверк а FGPA
Моделирование
Техническ ие
характеристик и
HDL описание
Синтез
Имплементация
Генерация
прошивк и
Прошивка и
проверка
Моделирование
Моделирование
Моделирование
Моделирование
Верификация
прототипа
Моделирование
FGPA
ASIC
Рисунок 1.18 – Различия в подходе к проектированию
Реализация когерентного транспондера на базе FPGA за счет
перепрограммирования прошивки и изменения алгоритма ЦОС позволит
обеспечить прием и передачу оптического сигнала. Универсальность такого
транспондера состоит в уверенном приеме оптических сигналов от
различных DWDM-вендоров. Основная проблематика такого подхода
состоит в реализации всех этапов алгоритмов ЦОС, приведенных в
следующей главе. Интегральная схема на базе FGPA имеет свои минусы в
виде более высокой стоимости по сравнению с ASIC, а также низкой
энергоэффективности.
1.3.3 Российский рынок ЭКБ
Государство разрабатывает и принимает отраслевые программы
поддержки радиоэлектронной промышленности, т.к. это является основой
цифровой экономики.
35
С одной стороны, наблюдается стремление развития собственной
микроэлектроники и стимулирования отечественных компанийразработчиков в виде 15-процентных льгот, но одновременно с этим
происходит легализация импортных разработок, определяемых
постановлением Правительства №719, которое подавляет собственную
разработку ЭКБ из-за неравнозначных финансовых условий (рисунок 1.19).
Одним из вариантов удовлетворения потребностей является локализация
производства с переходом от крупноузловой сборки к производству
печатных плат. И даже в этом случае сохраняется зависимость от
иностранных производств.
Рисунок 1.19 – Распределение рынка ЭКБ
Переход от моделирования к макетированию, безусловно, сокращает
сроки разработки и позволяет использовать широкую зарубежную
номенклатуру ЭКБ (рисунок 1.20). Это приводит к существенному
ослаблению собственных компетенций и наработке экспертизы в области
микроэлектроники, т.к. сложившиеся на протяжении десятков лет практика
копирования или клонирования микросхем зарубежных аналогов не
позволяет расширять отечественную номенклатуру ЭКБ. Кроме локализации
практикуется контрактное производство, когда заказы размещаются за
рубежом, что позволяет снизить издержки.
36
Практика контрактного производства далеко не инновационная и
применяется повсеместно в виду экономической целесообразности. В то же
время, в рамках обеспечения информационной безопасности отсутствует
контроль над использованием иностранных компонентов, когда в ЭКБ могут
вводиться недекларируемые функции, чаще всего называемые «закладками».
Безусловно, для критически важной инфраструктуры обеспечивается
специальная проверка ЭКБ согласно РЭК 05.002.2015, но необходимость
эксклюзивного владения ключевыми технологиями является основным
элементом информационной безопасности государства в целом.
Рисунок 1.20 – Основные импортеры ЭКБ в России
Согласно аналитическим данным, российские разработчики имеют
возможность проектирования интегральных схем по технологии 180 и 90 нм,
по технологии 28 нм проектирование ведется несколькими отечественными
компаниями. На конец 2021 года велись работы по разработке 12 нм чипов
для компактных одноплатных компьютеров.
1.3.4 Разработка отечественного транспондера
Ситуация с развитием собственных DSP-процессоров в России остается
в подвешенном состоянии, так же, как и вопрос импортозамещения DWDMоборудования для критических сегментов промышленности (рисунок 1.21).
В настоящее время существует два варианта реализации отечественных
некогерентных транспондеров: заказная элементная база иностранного
37
производства и элементная база в виде FGPA на основе отечественных
алгоритмов обработки сигнала. В случае реализации когерентных
транспондеров со скоростью от 100 Гбит/с возникают не только
технологические трудности, связанные с распараллеливанием всех этапов
ЦОС, но и финансовые, обусловленные высокой стоимостью компонентов,
необходимых для реализации универсального транспондера.
Рисунок 1.21 – Сегментация рынка ЭКБ России
Отсутствие компонентной базы для реализации процессоров,
предназначенных для телекоммуникационного оборудования со скоростью
от 100 Гбит/с и выше, небольшой рынок сбыта и высокая стоимость
разработки подобных чипов резко снижает темп развития отечественный
сегмент нанотехнологий. Тема с разработкой и серийным изготовлением
отечественных транспондеров обсуждается достаточно продолжительное
время [39, 40].
Наиболее известный из реализуемых проектов, одобренных в 2021 году,
является сквозной проект ПАО «Ростелеком» совместно с компанией Т8, в
рамках которого планируется произвести замену зарубежной компонентной
базы на отечественную с гарантированными якорными заказчиками. В
рамках данного проекта предполагается осуществить финансирование,
направленное на доработку DWDM-оборудования с переносом на
отечественную ЭКБ, и произвести интеграцию данного оборудования на
сетях связи ПАО «Ростелеком».
38
Проект предполагает разработку отечественной ЭКБ совместно с
компанией Элвис, являющейся ключевым российским центром по разработке
элементной базы для телекоммуникационного оборудования и систем связи.
Обзор научной литературы не дает ответа, каким образом данный чипмейкер
планирует реализовывать ЭКБ для когерентных оптических транспондеров
со скоростью передачи более 100 Гбит/с, с учетом того, что ряд
отечественных компаний, включая АО НПЦ «Элвис», попали в санкционные
списки.
39
2 Архитектура когерентных систем
2.1 Структура когерентного транспондера
Ключевым элементом современных систем связи является оптический
модуль, размещаемый внутри транспондера. Именно с помощью данного
блока производится модуляция электрического клиентского сигнала,
оптоэлектрическое преобразование и когерентный оптический прием. Сам по
себе любой модуль обычно имеет электрический (клиентская часть) и
оптический (линейная часть) интерфейсы.
Оптическая интерфейс выполняется в виде пары оптических разъемов,
чаще всего это LC/UPC, к которым подключаются оптические патчкорды.
Электрический интерфейс представляет собой многоконтактный
электрический разъем, подключаемый к шине, на бэкплейне или
материнской плате транспондера.
Структурно модуль имеет следующие компоненты, необходимые для
функционирования: лазер, драйвер модулятора, блок ЦОС, фреймер и
когерентный приемник ICR (рисунок 2.1).
Для упрощения архитектуры когерентного транспондера передача
между OTN-фреймером и DSP-процессором осуществляется по нескольким
потокам и описывается специальным приложением к стандарту МСЭ [41].
Интерфейс OTL4.10 успешно применяется для подключения 100 Гбит/с
OTN-фреймеров. Модули первого поколения подключались к бэкплейну по
десяти электрическим интерфейсам. Переход к четырехполосному
интерфейсу «чип-модуль» CAUI-10 для работы 100GBase-R осуществлялся
через подуровень PMA. Большинство современных модулей уже используют
подключение по четырехканальным интерфейсам «чип-модуль» (CAUI-4).
Такие модули включают ретаймер, переопределяющий временные
интервалы, в отличии от структуры 10:4 первого поколения модулей.
Интерфейс OTL4.4 успешно используется для соединения OTN-
фреймера с DSP-процессором для передачи независимых OTU4 потоков. В
такой структуре 100 Гбит/с сигнал от фреймера разбивается на четыре потока
по 24 883 200 кбит/с и передается на DSP-процессор. Такой вариант
реализации позволяет увеличит скорость работы процессора.
Интерфейс OTLC.4 обеспечивает поддержку общего формата
интерфейса на основе существующего интерфейса OTL4.4, позволяя
формировать линейную скорость транспондера от более 100 Гбит/с.
40
Фреймер
DSP
процессор
Опорный лазер
Лазер накачки
Когерентный
приемник
Модулятор
Драйвер
модулятора
Прием
сигнала
Передача
сигнала
Рисунок 2.1 – Структурная схема транспондера
Лазер передатчика обычно выполняется в виде лазерной сборки (ITLA),
которая позволяет осуществлять перестройку по длине волны [42, 43].
Лазерный модуль выполняется на подложке и представляет собой лазерный
чип с интегрированным DFB-лазером, имеющим разные длины волн
излучения, многомодовым интерференционным сплиттером (MMI) для
объединения оптической мощности и полупроводниковым оптическим
усилителем (SOA) для компенсации потерь, возникающих в сплиттере
(рисунок 2.2). DFB-лазер имеет широкий диапазон перестройки длины волны
в C/L-диапазоне. Для контроля дрейфа длины волны в лазерном модуле
используется блок фиксатор длины волны, представляющий из себя схему из
двух фотодиодов и эталонного фильтра. Обратная связь контроля длины
волны излучения осуществляется посредством одного фотодиода, другой
фотодиод обеспечивает контроль оптического излучения с эталонного
фильтра. Для контроля температуры лазерной сборки применяются
электронные холодильники на основе эффекта Пельтье. Модули могут иметь
два независимых холодильника для мониторинга температуры лазерного
чипа и фильтра.
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]