31. Многоразрядные двоичные сумматоры

В настоящее время в виде микросхем выпускаются одно- (155ИМ1), двух- (155ИМ2) и четырехразрядные (155ИМ3, 564ИМ1) двоичные сумматоры. На рис. 2.15,а показано условного графическое обозначение четырехразрядного двоичного сумматора. Входы и, где=1, 2, 3, 4 илогически равноценны.

Рис. 2.15. Четырехразрядный двоичный сумматор

33. Двоичные компараторы

Для сравнения операндов в цифровых системах часто используют специальные схемы – двоичные компараторы. Простейшим вариантом компараторов являются схемы для определения равенства двух операндов и. Равенство одноразрядных операндов определяется с помощью логической операции «Равнозначность»:при,при. Для определения равенства многоразрядных операндов выполняется конъюнкция результатов сравнения отдельных разрядов:

(2.42)

Более сложными являются схемы сравнения для определения неравенства -разрядных операндови:

(2.43)

Для одноразрядных операндов ифункции сравнения реализуются с помощью операций «Запрет»:,. (2.44)

Для двухразрядных операндов ифункции неравенстваиопределяются таблицей истинности 2.11. Минимизируя выражения функций с помощью карт Карно, получаем

,

. (2.45)

0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	0	1
0	0	1	1	0	1
0	1	0	0	1	0
0	1	0	1	0	0
0	1	1	0	0	1
0	1	1	1	0	1
1	0	0	1	1	0
1	0	0	1	1	0
1	0	1	0	0	0
1	0	1	1	0	1
1	1	0	0	1	0
1	1	0	1	1	0
1	1	1	0	1	0
1	1	1	1	0	0

Аналогично представляются функции сравнения -разрядных операндов:, (2.46)

. (2.47)

где ,– функции сравнения () младших разрядов. Согласно выражениям (2.46), (2.47) сравнение операндов можно производить последовательно, начиная с младших разрядов,. Пример многоразрядного компаратора с последовательной структурой, реализованного в соответствии с выражением (2.46), дан на рис. 2.18,а.

В быстродействующих компараторах реализуется одновременное (параллельное) сравнение всех разрядов операндов в соответствии с выражениями (2.48), (2.49). Эти выражения получаются из (2.46), (2.47) подстановкой функций , …,или, …,

;.

35. Мажоритарный элемент

Мажоритарным элементом называется пороговая схема с нечетным числом входов , выходной сигнал которой равен 1 только при поступлении на ее входыили большего числа входных сигналов, равных 1. Мажоритарные элементы широко используются в различного рода системах управления при резервировании ее элементов с целью повышения их надежности. Выполнение таких схем на логических элементах приводит к их большой сложности. Более эффективно для этого использовать сумматоры. Пример схемы мажоритарного элемента на 13 входов () приведен на рис. 2.17. Схема выполнена на четырех одноразрядныхи, двух двухразрядныхии одном четырехразрядномдвоичных сумматорах. На один из входов сумматораподан сигнал, равный 1. Тем самым порогизменяется на. Выходной сигнал с весом 8 сумматорабудет равен 1, если семь или большее число входных сигналовпримут значения 1. Таким же способом можно синтезировать любой мажоритарный элемент.

Рис. 2.17. Мажоритарный элемент

(2.49)