- •2. Сравнительная оценка базовых логических элементов
- •4. Типы корпусов микросхем
- •5. Условное графическое обозначение микросхем
- •6. Основы булевой алгебры
- •7. Аксиомы и законы булевой алгебры
- •8. Формы представления логических функций
- •12. Карты Карно для двух, трех, четырех и пяти переменных. Порядок минимизации функций с помощью карт Карно. Примеры минимизации
- •17. Комбинационные устройства: определение, методика проектирования
- •18. Шифраторы
- •19. Дешифратор
- •22, Преобразователи кодов
- •24, Мультиплексоры
- •25. Мультиплексорное дерево
- •27. Демультиплексоры
- •28. Сумматоры и полусумматоры
- •31. Многоразрядные двоичные сумматоры
- •33. Двоичные компараторы
- •35. Мажоритарный элемент
- •36. Программируемые логические матрицы
- •40. Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм
- •43. Последовательностные устройства: определение, основные типы устройств, методика проектирования
- •44. Триггеры
- •45. Классификация триггеров по функциональному назначению
- •46. Регистры
- •47. Регистры хранения
- •48. Регистры сдвига
- •49. Счетчики
- •50. Последовательные счетчики
- •51. Параллельные счетчики
- •52. Вычитающий и реверсивный счетчик
- •53. Декадный счетчик
- •64) Постоянные запоминающие устройства
- •65) Увеличение объема памяти запоминающих устройств
- •66) Назначение цап и ацп
- •67) Основные характеристики цап и ацп
- •68) Цап с матрицей взвешенных резисторов
- •69) Цап с матрицей r-2r
- •71) Области применения цап
- •72) Ацп времяимпульсного типа
- •73) Ацп с двойным интегрированием
- •74) Ацп параллельного преобразования (прямого преобразования)
- •75) Ацп последовательного счета (развертывающего типа)
- •76) Ацп следящего типа
- •77) Ацп последовательного приближения (поразрядного уравновешивания)
- •78) Области применения ацп
- •79) Схема выборки и хранения
- •85) Общая структура и принципы функционирования микропроцессорных систем
- •91. Способы адресации операндов. Особенности способов адресации.
- •92. Формат типовой команды микропроцессора. Одноадресные, двухадресные, и трехадресные команды. Классификация групп операций микропроцессора.
- •93. Команды пересылки. Команды арифметических и логических операций.
- •94. Команды сдвига. Команды сравнения и тестирования. Команды управления процессором.
- •95. Команды битовых операций. Операции управления программой.
- •96. Структурная схема, физический интерфейс и условное графическое обозначение однокристального микроконтроллера (мк) к1816ве48.
- •97) Структурная организация центрального процессора мк к1816ве48.
- •98) Организация памяти программ и данных мк к1816ве48.
- •99) Организация системы ввода-вывода мк к1816ве48.
- •100) Организация систем подсчета времени, прерываний и синхронизации мк к1816ве48.
- •101) Средства расширения памяти программ мк к1816ве48: интерфейс, схе-мы подключения, временные диаграммы.
- •102) Средства расширения памяти данных мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •103) Средства расширения ввода-вывода мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
40. Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм
Шифратор. Рассмотрим построение шифратора, преобразующего унитарных десятичный код (с отображением десятичной цифры уровнем логической 1 на одной из десяти цепей) в двоичный код 8421. Воспользуемся полученными ранее логическими выражениями
; ;;,
где – входные сигналы,– выходные сигналы (значения разрядов кода 8421).
На рис. 2.23,а показана ПЛМ, реализующая функции шифратора (для упрощения схемы не показаны источник питания и резисторы).
а) б)
в) г)
Рис. 2.15. Типовые цифровые устройства, выполненные на ПЛМ
Дешифратор. Реализацию на ПЛМ рассмотрим на примере дешифратора, преобразующего трехразрядный двоичный код (,,) в унитарный 8-разрядный (,, …,). Функционирование такого дешифратора определяется следующими логическими выражениями:,,,,,,,. (2.54)
Настроенная на реализацию данных функций ПЛМ приведена на рис. 2.23,б. На рис. 2.23,в показана схема мультиплексора с четырьмя входами (,,,). Здесь,– адресные входы;– вход для подачи сигнала разрешения выдачи;– выход.На рис. 2.23,г приведена схемадемультиплексора с четырьмя выходами (,,,). Здесь– вход;,– адресные входы;– вход сигнала разрешения выдачи.
43. Последовательностные устройства: определение, основные типы устройств, методика проектирования
Последовательностными называются устройства, выходной сигнал которых определяется не только набором переменных, действующих на входах в данный момент времени, но и внутренним состоянием устройства, а последнее зависит от того, какие наборы переменных действовали на входах во все предыдущие моменты времени в процессе работы устройства. Поэтому можно говорить, что последовательностные устройства обладают памятью (они хранят сведения о прошлом работы устройства).
Основными типами последовательностных функциональных узлов, являются триггеры, регистры, счетчики, генераторы кодов:
– триггером называется устройство, способное формировать два устойчивых значения выходного сигнала и скачкообразно изменять эти значения под действием внешнего управляющего сигнала.
– регистром называется функциональный узел, выполняющий хранение операндов и сдвиг их на определенное количество разрядов.
– счетчиком называется узел, на выходах которого образуется число, соответствующее количеству поступивших на вход импульсов.
– генератором кодов (числовых последовательностей) называется узел, дающий на выходах заданную последовательность кодов (двоичных чисел).
44. Триггеры
Триггером называется устройство, способное формировать два устойчивых значения выходного сигнала и скачкообразно изменять эти значения под действием внешнего управляющего сигнала.
В общем случае триггер содержит собственно элемент памяти и некоторую входную комбинационную схему, преобразующую входные сигналы триггера в сигналы, требуемые для управления элементом памяти (рис. 3.1).
Рис. 3.1. Общая структура триггера
В качестве элемента памяти в цифровых микросхемах используется бистабильная ячейка, представляющая собой два инвертирующих логических элемента (чаще всего ИЛИ–НЕ или И–НЕ), соединенных перекрестными связями: прямой и обратной (рис. 3.2).
а) б)
Рис. 3.2. Конъюнктивная (а) и дизъюнктивная (б) бистабильные ячейки
Классификация триггеров проводится по признакам логического функционирования и способу записи информации (рис. 3.3).
Рис. 3.3. Классификация триггеров
По способу записи информации различают асинхронные (нетактируемые) и синхронные (тактируемые) триггеры. В нетактируемых переход в новое состояние вызывается непосредственно изменением входных информационных сигналов. В тактируемых триггерах, имеющих специальный вход, переход происходит только при подаче на этот вход тактовых сигналов. Тактовые сигналы называют также синхронизирующими, исполнительными, командными и т.д. Обозначаются они буквой (от словаClock).
По способу восприятия тактовых сигналов триггеры делятся на управляемые уровнем и управляемые фронтом. Управление уровнем означает, что при одном уровне тактового сигнала триггер воспринимает входные сигналы и реагирует на них, а при другом не воспринимает и остается в неизменном состоянии. При управлении фронтом разрешение на переключение дается только в момент перепада тактового сигнала. В остальное время независимо от уровня тактового сигнала триггер не воспринимает входные сигналы и остается в неизменном состоянии. Триггеры, управляемые фронтом, называются также триггерами с динамическим управлением.
Динамический вход может быть прямыми или инверсным. Прямое динамическое управление означает разрешение на переключение при изменении тактового сигнала с нулевого значения на единичное, инверсное – при изменении тактового сигнала с единичного значения на нулевое.
По характеру процесса переключения триггеры делятся на одноступенчатые и двухступенчатые.
В одноступенчатом триггере переключение в новое состояние происходит сразу, в двухступенчатом – по этапам. Двухступенчатые триггеры (на схемах обозначаются TT или MS) состоят из входной и выходной ступеней. Переход в новое состояние происходит в обеих ступенях поочередно. Один из уровней тактового сигнала разрешает прием информации во входную ступень при неизменном состоянии выходной ступени. Другой уровень тактового сигнала разрешает передачу нового состояния из входной ступени в выходную.
По логическому функционированию различают триггеры типов RS, D, T, JK и др. Кроме того, используются комбинированные триггеры, в которых совмещаются одновременно несколько типов, и триггеры со сложной входной логикой (группами входов, связанных между собой логическими зависимостями).