Расчёт и проектирование топологии элементов КМДП СБИС. Практикум

Таблица 3. Описание конструктивных вариантов конденсаторов

Примечания:

а) PiP-конденсатор – конденсатор, использующий в качестве материалов обкладок Polysilicon (Поликремний);

б) DiP-конденсатор – конденсатор, использующий в качестве материалов обкладок Diffusion area (Область диффузии) и Polysilicon (Поликремний);

в) МiМ-конденсатор – конденсатор, использующий в качестве материалов обкладок слои металлизаций разных уровней;

- 12 -

г) дискретный конденсатор – единичный, элементарный, конденсатор; д) матричный конденсатор – совокупность дискретных конденсаторов,

расположенных в прямоугольной матрице, электрически соединѐнных указанным образом.

В матричном конденсаторе выполнить соединения с учѐтом требования выравнивания паразитных ѐмкостей по обеим обкладкам конденсатора с максимально возможным количеством осей симметрии.

Лабораторная работа №4

Проектирование топологии полевого МОП транзистора в интегральном исполнении

1. Цель работы

Научиться проектировать топологию полевых МОП транзисторов, их различных конструктивно-технологических вариантов и изучить технологический маршрут изготовления СБИС на основе КМОП структур.

2.Подготовка к работе

2.1.Изучить следующие материалы курса

2.1.1.Виды и классификация полевых транзисторов.

2.1.2.Основные параметры и характеристики МОП транзисторов.

2.1.3.Конструктивно-технологические и конструктивно-топологические варианты изготовления интегральных МОП транзисторов.

2.1.4.Принцип действия МОП транзисторов различных конструктивных

вариантов.

2.2. Контрольные вопросы

2.2.1.Принцип работы МОП транзистора с индуцированным каналом [3,

стр.181; 11, стр.503].

2.2.2.Основные параметры и характеристики МОП транзистора с индуцированным каналом [10, стр.180].

2.2.3.Особенности проектирования КМОП СБИС, эскиз топологии [3,

стр.62; 11, стр.544].

2.2.4.Требования к топологическим размерам слоев МОП транзисторов. Правила проектирования [4, стр.35].

2.2.5.Особенности проектирования топологии мощных МОП транзисторов

[4, §5.3.1, §3.8.3; 10, стр.213].

2.2.6.Способы инженерного топологирования для уменьшения паразитных эффектов МОП транзисторов [10, стр.207].

2.2.7.Принцип действия полевого МОП транзистора со встроенным каналом [15, стр.30].

-13 -

Таблица 4. Описание конструктивных вариантов МОП транзисторов

Примечание:

1 – Дискретный МОП транзистор;

2 – Составной МОП транзистор.

5. Содержание отчѐта

5.1. Рабочие эскизы дискретного и составного транзисторов (допускается рисунок от руки).

- 16 -

5.2. Совмещѐнный топологический чертѐж дискретного и составного транзисторов с указанием полученных габаритов, выведенный в любом графическом формате, доступном для трансляции в MS WORD.

5.3. Отчет о проделанной работе предоставляется в печатном виде в формате MS WORD с рисунками топологических чертежей в виде копий экрана, по образцу, утвержденному преподавателем.

Лабораторная работа №5

Проектирование топологии ячеек библиотеки стандартных элементов для стандартного КМОП технологического процесса

1. Цель работы

Получить практические навыки по проектированию топологии ячеек библиотеки стандартных элементов для кристаллов, изготавливаемых по КМОП технологии.

2.Подготовка к работе

2.1.Изучить следующие материалы курса

2.1.1.Основные понятия цифровой КМОП схемотехники.

2.1.2.Маршрут проектирования топологии на основе метода стандартных ячеек. Особенности, достоинства и недостатки.

2.1.3.Принципы и приѐмы построения топологии библиотечных элементов на основе стандартных ячеек.

2.1.4.Другие методы проектирования топологии современных СБИС.

2.1.5.Типовой маршрут изготовления цифровых КМОП СБИС.

2.2. Контрольные вопросы

2.2.1.Метод проектирования на основе стандартных ячеек [7, стр.109; 4,

стр.93].

2.2.2.Другие маршруты проектирования [4, стр.68].

2.2.3.Принципы формирования библиотек стандартных ячеек [4, стр.91].

2.2.4.Принципы проектирования стандартных ячеек [4, стр.91].

2.2.5.Принципы минимизации комплексных логических вентилей [4,

стр.13; 7, стр.72].

2.2.6.Предварительный расчѐт и оптимизация логических вентилей [7,

стр.115].

2.2.7.Логические элементы на МОП транзисторах [8, стр.19].

2.2.8.Классификация логических ИМС и их основные характеристики [3,

стр.250].

2.2.9.Схемы основных логических элементов на КМОП структурах и их параметры [17, стр.108].

2.2.10.Особенности проектирования СБИС [8, стр.5].

-17 -

5. Содержание отчѐта

5.1. Показать эволюцию преобразований функционального обозначения логического символа в комплексный вентиль.

5.1. Привести окончательный вариант электрической схемы стандартной ячейки на нижнем (транзисторном) уровне.

5.3.Эскиз стандартной ячейки (допускается рисунок от руки).

5.4.Совмещѐнный топологический чертѐж стандартной ячейки с указанием полученных габаритов, выведенный в любом графическом формате, доступном для трансляции в MS WORD.

5.5.Отчет о проделанной работе предоставляется в печатном виде в формате MS WORD с рисунками топологических чертежей в виде копий экрана, по образцу, утверждѐнному преподавателем.

Список литературы

1.Lilian Lau. Интегральные схемы на МДП приборах. – М.: Изд. Мир,

1975г

2.Л.А. Коледов. Технология и конструкции микросхем, микропроцессоров и микросборок. – М.: Высшая школа, 1989г.

3.И. М. Николаев, Н. А. Филинюк. Интегральные микросхемы и основы их проектирования. – М.: Радио и связь, 1992г.

4.Dan Clein. CMOS IC LAYOUT. Concepts, Methodologies and Tools., Newnes, 2000.

5.Alan Hastings. The Art of ANALOG LAYOUT. Pearson, 2006.

6.Л.А. Коледов, В.А. Волков, Н.И. Докучаев, Э.М.Ильина, Н.И. Патрик. Конструирование и технология микросхем. – М.: Высшая школа, 1984г.

7.Yong-Bin Kim. CMOS VLSI Layout Artwork Design and Lab. MyCAD Press, 2002.

8.Л.И. Гурский, В.Я. Степанец. Проектирование микросхем. – Минск: Навука и тэхнiка, 1991г.

9.R. Jacob Baker. CMOS. Circuit Design, Layout, and Simulation., IEEE Press, 2005.

10.А.Блихтер. Физика силовых и биполярных полевых транзисторов. – Ленинград: Энергоатомиздат, 1986г.

11.Р. Маллер, Т. Кейминс. Элементы интегральных схем. – М.: Мир,

1989г.

12.Б.Н. Файзулаев, И.И. Шагурин, А.Н. Кармазинский и др. Быстродействующие матричные БИС и СБИС. Теория и проектирование. – М.: Радио и связь, 1989г.

13.И.П. Степаненко. Основы микроэлектроники. – М.: Лаборатория базовых знаний»,2001 г.

15.Зи С. Физика полупроводниковых приборов. – М.: Мир, 1984г., т.2.

16.Зи С.Технология СБИС. – М.: Мир, 1986г., т.1.

17.Дж. Уэйкерли. Проектирование цифровых усройств. – Постмаркет,

2002г.

-19 -