* Модуль wrapper_fsm_device — обертка для конечного автомата, имитирующего работу устройства

<Описание устройства>

Описание на Verilog

<Код>

module wrapper_FSM(

input clk, reset, ctrl, updon,

output [34:0] hex

);

wire [2:0] evnt;

lift inst0 (

.clock(clk),

.reset(reset),

.ctrl(ctrl),

.updon(updon),

.evnt(evnt)

);

driver7seg driver (

.bin(evnt),

.hex(hex)

);

endmodule

RTL-схема

<RTL-схема>

Описание драйвера на Verilog

<Код>

module driver7seg(

input [2:0] bin,

output [34:0] hex

);

reg [34:0] rhex;

always @*

case (bin)

3'b000: rhex = 35'b0001001_0101011_1000000_0001100_0001001;

3'b001: rhex = 35'b1111111_1111111_1111111_1000001_0001100; // UP

3'b010: rhex = 35'b1111111_1111111_0100001_1000000_0101011; // dOn

3'b011: rhex = 35'b1111111_0010000_1000000_1000001_0001100; // gOUP

3'b100: rhex = 35'b1111111_1000000_0100001_1000000_0101011; // gOdOn

endcase

assign hex = rhex;

endmodule

Распиновка

<1>

<2>

<3>

<4>