Зачет ПЛИС ver0706

1. Классификация цифровых интегральных схем, положение ПЛИС среди них

ASIC микросхема выполняющая строго определенную задачу или их класс Полностью заказные МС проектируются с нуля под конкретную задачу. Нужны специалисты высокой квалификации, несколько итераций проектирования и тестирования. Стоимость от 1 млн$, время – от года. Рентабельно, если будет массовый выпуск.

МС на стандартных ячейках строятся на базе схемотехнических элементов (память, счетчики, таймеры, арифметико-логические устройства). Какие то блоки могут не использоваться, высокое энергопотребление. Стоимость и время в 2 раза меньше чем у заказных.

БМК – готовый "полуфабрикат" который нужно адаптировать под задачу через удаление или нанесение соединений между элементами на кристалле. Состоит из простых логических элементов. Mask/Laser PGA. Стоимость и время производства меньше в 3-4 раза чем у заказных ИС. Много незадействованных элементов и линий связи из за чего падает быстродействие, большое энергопотребление. Программируются однократно

ПЛИС Стр.1

2.История возникновения и особенности ПЛИС

Сначала проектировали на микросхемах малой и средней степени интеграции порядка 100-1000 транзисторов МИС СИС Устройства становились сложнее и надо было больше транзисторов те БИС СБИС

Их сложно и дорого проектировать, но с развитием средств автоматизированного проектирования и производства микросхем, сделали ПЛИС Основные свойства:

Универсальность -> массовое производство -> низкая стоимость Тк структура "регулярная" то ошибок на производстве мало Быстродействие и надежность тк высокая степень интеграции

Разнообразие корпусов, электрических характеристик, интерфейсов Развитые САПРы Низкий порог входа

Меньше время проектирования и отладки устройств

3.Общие (системные) свойства микросхем программируемой логики, области применения ПЛИС

Универсальность → высокий спрос разработчиков → массовое производство → низкая стоимость Малый процент брака за счет регулярной структуры

Интеграция сложных устройств на одном кристалле → высокое быстродействие и надежность Разнообразие в выборе электрических характеристик, корпусов, конструкций,

интерфейсов, режимов энергосбережения.

Много развитых и эффективных САПРов, малое время разработки, отладки и выпуская готовой продукции Простота модификации проектов на любом этапе разработки Сферы применения:

Создание устройств цифровой обработки сигналов Макетирование устройств с высокой степенью параллелизма обработки информации Разработка систем на кристалле

Разработка устройств аппаратного шифрования

4.Классификация ПЛИС: по архитектурным признакам, по уровню интеграции, по типу памяти конфигурации

Классификация плис по архитектуре:

ПЛИС Стр.2

SPLD (Simple programmable logic devices) простые программируемые логические устройства. Делятся на PLA (logic arrays) логические матрицы и PAL (array logic) матричной логики. Они реализуются на ДНФ булевых функций, основные блоки – матрица элементов И и матрица элементов ИЛИ, включенные последовательно. (это матрицы тк схемные элементы удобно располагать по столбцам и строкам, а так это просто наборы)

Появились раньше всех, изначально были однократно программируемыми, сейчас являются основой более сложных схем. ПМЛ появились как упрощение ПЛМ исключением программируемости матрицы ИЛИ.

CPLD (complex programmable logic devices) имеют несколько сотен блоков ПМЛ,

которые объединены программируемой коммутационной матрицей.

ПЛИС Стр.3

FPGA (field programmable gate arrays) состоят из большого числа конфигурируемых блоков в виде матриц и трассировочных ресурсов, объединяющих их. Функции задаются через LUT (look up table), имеют сегментированные линии связи. Энергозависимая память конфигурации

По уровню интеграции

ПЛИС досистемного уровня предназначена для реализации второстепенного функционала – специфической обработки сигналов, хотя управление этим процессом занимается другое устройство. Тк невозможно реализовать функцию хранения и совместить в одном устройстве обработку и управление, то систему на кристалле невозможна.

Система на кристалле SoC, SoPC – совокупность аппаратных средств обеспечивающих функции обмена информацией с внешними устройствами, обработки, хранения и управления, выполненная на одном кристалле.

ПЛИС Стр.4

Однородные реализуются одними и теми же аппаратными средствами. При разработке используются IP-blocks (Intellectual Properties) – заранее реализованные параметризируемые описания для создания частей системы, аппаратный блок. При том все блоки синтезируемы и перемещаемые, могут быть в любой части кристалла. Используя IP блоки можно размещать на кристалле нужные блоки, используя стандартную логику кристалла. Такие блоки – soft ядра. Блочные имеют аппаратные hard ядра, те специальные области кристалла, выделенные под определенные функции. IP блоки неизменной структуры, спроектированные под ASIC, оптимизированные для заданной функции и не программируются.

Плюсы и минусы:

Soft не максимально быстродействующие тк имеют паразитные элементы (которые и обеспечивают программируемость)

Soft имеют больше настроек, так что их можно оптимизировать под конкретную задачу.

Soft легче достать, но они могут не поддерживаться производителем в отличие от hard

По типу памяти

Однократно программируемые используют элементы с необратимыми изменениями состояний – перемычки или транзисторы с плавающим затвором.

С плав. затвором без стирания ядра используют транзистор (ЛИЗМОП) частично, делают конструкции, в которых нет возможности стирания записанного (затвор не подключен, отсутствует)

Плавкие перемычки fuse. Обеспечена связь каждый-с-каждым, ненужные соединения удаляются.

Пробиваемые antifuse. Изначально их нет, но есть заготовки. Диэлектрик

ПЛИС Стр.5

пробивают приложением внешнего напряжения и получается проводник. Перемычки имеют свойство самовосстановления/удаления со временем или от внешнего воздействия

Перепрограммируемые в специальных режимах. Плавающий затвор не подключен к какой либо цепи, заряд формируется управляющим затвором.

Электрическое стирание в ПЛИС с EEPROM осуществляется электрическими сигналами порядка 100_000 циклов.

Ультрафиолетовое стирание – микросхемы с окошком – удаление с помощью излучения, порядка 100 циклов

Оперативно программируемые. В них конфигурация задается через файл "прошивки" в "теневую" регистровую память. Не нужны программаторы или режимы. Память типа SRAM (после выключения конфигурация разрушается). Загрузка быстрая, последовательным потоком.

Для перезагрузки набор регистров для конфигурации один Для динамических их несколько, несколько вариантов конфигурации загружены в теневую память, можно переключиться по сигналу за один такт.

5.Маршрут автоматизированного проектирования устройств на ПЛИС

Маршрут проектирования – последовательность действий и процессов, приводящих к получению устройства, соответствующего заданным требованиям. Для этого необходим САПР.

1.Получение, анализ технического задания ТЗ – формальный набор требований к устройству, без двусмысленного

толкования, выполнение которых обеспечивает функционал. ТЗ согласовывается заказчиком и исполнителем. Его можно корректировать в ходе работы.

Либо заказчик формирует требования, исполнителем добавляются. Либо ТЗ составляется полностью сразу

В результате заказчик понимает, что он получит, а исполнитель понимает (через анализ) как выполнять требования ТЗ.

2.Создание нового проекта Нужно выбрать семейство ПЛИС и средства синтеза по ТЗ и критериям:

Емкость ПЛИС Наличие САПР Частота работы

Наличие отладочного стенда Наличие документации Поддержка нужного напряжения Количество портов ввода/вывода Стоимость/доступность

3.Подготовка описания в графической или текстовой форме Создание структурной и функциональной схемы устройства (можно и не в САПРе) Создание элементов проекта как схемы и HDL-описания

Проектирование сложных устройств опирается не столько на создание новых блоков с уникальным функционалом, а на повторное использование существующих IP ядер

4.Функциональное моделирование

Для проверки функционала модулей и всего проекта в целом.

ПЛИС Стр.6

"Снизу-вверх" от блоков ко всему проекту. Для сложных проектов используются тестовые воздействия написанные на HDL, анализ времянок ! Не учитываются топологические задержки, температура, уровень напряжения и прочее !

Удобно создавать testbench, чтобы повторно использовать на автоматизированном проектировании.

5. Синтез Перевод описания проекта в ячейки выбранного семейства ПЛИС без учета

размещения внутри ПЛИС, но на базе имеющихся блоков. 6. Верификация

Удостоверяемся, что функционал не был потерян при синтезе. Можно использовать тот же testbench. Если результат отрицательный возвращаемся на этапы 3-4

7. Размещение и трассировка на кристалле Размещение – использование ресурсов ПЛИС для задействования под синтезируемые блоки

Трассировка – обеспечение соединения блоков между собой и портами Либо обеспечивается минимальная занимаемая площадь кристалла, либо максимальная производительность Важную роль играют обеспечение минимальной тактовой частоты,

максимальные задержки между парами сигналов, блоков ввода\вывода. Проект виртуально размещается в кристалле, чтобы удостоверится, что ресурсов кристалла достаточно.

8. Верификация Для проверки функционала, с учетом внешних факторов и топологических

задержек, например: крайние значения рабочей температуры, минимальное

имаксимальное напряжение питания ядра.

9.Программирование ПЛИС

Создание конфигурационного файла (прошивки) для ПЛИС или ПЗУ, хранящего конфигурацию → загрузка → проверка контрольной суммы → перезагрузка ПЛИС

10. Отладка на аппаратном уровне Проверка взаимодействия с периферией: вводы/выводы, внешняя память итд

Проверка в реальных условиях эксплуатации Как правило происходит на отладочных стендах с нужной ПЛИС

Основные этапы выполняются на САРП автоматически. После каждого значимого этапа нужна верификация. Предполагаются итерационные возвраты. Окончательное решение о работоспособности только после аппаратной отладки.

6.CPLD: функциональные блоки, система межсоединений, блоки ввода/вывода, системные свойства, области применения

CPLD – Complex Programmable Logic Devices – сложные программируемые логические устройства. Состоят из:

PAL - подобных функциональных блоков, на макроячейках

Системы коммутации в виде программируемой матрицы соединений Блоки ввода/вывода Блоки ФАПЧ (фазовой автоподстройки частоты)

Интерфейс JTAG (Joint Test Action Group) для тестирования, отладки,

ПЛИС Стр.7

программирования

Программируемая матрица соединений. Система "каждый-с-каждым". Состоит из Вертикальных линий к которым подключены выходы макроячеек Горизонтальных линий – входы ФБ, которые можно подключить к выводам ПЛИС

Достоинством ПМС является малая задержка коммутируемых сигналов. Если передача сигналов из ПМС в ФБ организована так, как показано на рисунке, то для каждого соединения образуется идентичный всем другим канал связи с малым числом программируемых ключей или их отсутствием.

ПЛИС Стр.8

Функциональные блоки

По сути, каждый ФБ это PAL структура. ФБ состоит из макроячеек, части матрицы И и распределителей ДНФ.

Структура макроячейки в качестве основы содержит программируемые мультиплексоры, триггеры. Формирует группу выходных сигналов ФБ.

GSR global set/reset GCK global Clock

PT programmable term TOE – разрешение вывода

ПЛИС Стр.9

Блоки ввода/вывода Блоки ввода/вывода соединяют внешние контакты микросхемы с ее внутренними

цепями. Основа БВВ – 2 буфера, входной и выходной.

GTS global three state – сигнал, управляющий буферами портов ввода/вывода ПрОТ – общий pull-down, позволяет получить дополнительную землю

ПрР – программируемый резистор, общий pull-up

ПЛИС Стр.10