Зачет ПЛИС ver0706

Структура сканирующих ячеек и организация устройства управления граничным сканированием позволяют соотнести с каждой требуемой тестовой процедурой выполнение определенной команды, поступающей из тестирующего прибора.

12.Системы на кристалле, определение, структура.

Системы на кристалле SoC или SPoC – совокупность аппаратных средств, обеспечивающих обмен информацией, обработки, хранения и управление этими процессами, выполненная на одном кристалле.

Состоит из:

Вычислительное ядро: несколько микропроцессоров или МК Память: ОЗУ, ПЗУ, регистры, кэш Внутренняя шина данных Аппаратные блоки Интерфейсы

Таймеры, счетчики, устройства прерывания

Преимущества:

Уменьшенная масса и размеры за счет меньшего количества корпусов и обвязок Большая надежность за счет меньшего количества паянных соединений и автоматизации тестирования и отладки Меньшая стоимость при массовом выпуске Меньшее энергопотребление

Большее быстродействие за счет укорочения линий передачи Есть возможность поддержки операционных систем

13.Встраиваемые процессоры, IP блоки

Микропроцессор — это программно-управляемое устройство обработки информации, выполненное в виде одной или нескольких интегральных схем (БИС или СБИС). Обобщенная структура микропроцессора:

Арифметико-логическое устройство

ПЛИС Стр.21

Аппаратные умножители и делители

Блок операций с "плавающей запятой" FPU Специальные вычислители

Микропроцессорные ядра – IP ядра – основа системы на кристалле. В других областях кристалла размещается программируемая пользователем часть, чаще всего типа

FPGA.

Встраиваемый микропроцессор – это функциональный блок, реализованный внутри программируемой СБИС/ПЛИС в составе SoC. Такие процессоры оптимизированы под конкретные задачи: управление, обработка и т. д.

Делятся на 2 типа:

Аппаратные hard-процессоры реализованы в кристалле как готовые схемы. Имеют большую скорость и меньшую площадь (порядка 10-20 раз относительно ПЛИС). Менее универсальные

Программируемые soft-процессоры синтезируются из стандартных логических ячеек ПЛИС. Менее быстрые, но переносимые, разработчик сам определяется количество интерфейсов, размер кэша, инструкции и т. д.

IP-blocks (Intellectual Properties) – заранее реализованные параметризируемые описания для создания частей системы, аппаратный блок. Могут быть многократно использованы в разных проектах.

Бывают 2 типов:

Hard-IP – готовая топология слоев кристалла для определенного процесса. Гарантированные характеристики производительности, минимальная площадь кристалла. Перенос на другую технологию требует полной переработки блока. Soft-IP – исходной описание на языке аппаратуры. Легко переносимы, но характеристики сильно зависят от качества синтеза на конкретный кристалл.

14.Проблемы и методы проектирования вычислительных систем на программируемых кристаллах. HLS

Проблемы проектирования:

Совмещение аппаратной и программной частей. В одном кристалле проектируются одновременно и аппаратура и ПО. Подход HW->SW приводит к запаздыванию разработки ПО и лишним итерационным возвратам. Сложность и объемы проектов

ПЛИС Стр.22

Разделение функций между HW и SW. Перемещение фрагмента реализации с одного типа на другой сильно замедляет разработку

Отсутствие единой технической базы и САПР. Системники работают на C а схемотехники на Verilog (условно).

Проблемы верификации и моделирования

Методы проектирования:

Метод сопряженного проектирования:

Суть в том чтобы совместить проектирование HW и SW, обеспечив проверку совместного функционала на ранних этапах с помощью моделей в одной системе проектирования.

Метод модульного проектирования:

Система собирается из готовых IP блоков, что позволяет не проектировать стандартные интерфейсы с нуля.

Метод отложенного принятия решений:

Не принимать решения о разделении HW и SW как можно дольше. Изначально каждый блок моделируется на языке описания (в последствии можно использовать для синтеза), делаются тесты и только потом выносится решение.

Систематическое повторное использование:

Накапливается количество и качество проверенных блоков, улучшается документация. Широко используется параметризация, IP блоки снабжаются средствами тестирования и отладки.

Проектные средства:

Подход к проектированию меняется за счет САПР – необходимы интерфейсы, позволяющие распределить задачи HW SW, при том настраивать каждые из частей и одновременно оценить влияние каждой частей на свойства системы.

HSL high level synthesis – процесс автоматического преобразования описания на высокоуровневом языке (типа C, C++) в аппаратную реализацию на языках VHDL, Verilog.

Особенности HLS:

Любая конструкция, что определяется во время выполнения, не может быть проанализирована HLS. Конструкции должны быть однозначными и иметь определенный размер.

Функции C синтезируются в блоки RTL, а аргументы функций в порты вводы/вывода.

Массивы в коде синтезируются в память RAM/ROM/FIFO

Типы переменных влияют на точность, ресурсы кристалла и производительность. Не используйте 32 битное целое число где нужно всего 10 бит (без сгущенки). Синтезируемый код не может использовать вызовы функций из других библиотек, которые не являются синтезируемыми. Либо ищите специальную либо надо ручками писать самому.

15.Идеи и методы сопряженного проектирования

Сопряженное проектирование – процесс параллельного проектирования аппаратных и программных средств, при котором осуществляется оценка целесообразности выбора аппаратной или программной реализации определенного фрагмента. Этот процесс дает возможность увидеть (на уровне модели) как система могла бы работать с данным разделением.

Сопряженная верификация – анализ совместной работы ПО и аппаратных средств с

ПЛИС Стр.23

целью понять, будут ли они вместе правильно функционировать. Анализируется время процесса, сравнивается качество решения специфических задач при обеих реализациях. Результат – выбор наилучшего варианта.

Сопряженное моделирование – совместное моделирование работы аппаратных и программных средств, при котором аппаратные средства описаны в форме программных моделей (VHDL, Verilog).

Основные идеи сопряженного проектирования: единая спецификация, оптимальное разделение HW/SW, итеративность (возможность переносить HW ↔ SW).

Процедура:

Основной подход для начального этапа проектирования – поиск способа спецификации проекта, подходящего для описания HW и SW частей.

На этапе проектирования отдельных составляющих сопряженность означает параллельную разработку HW и SW средств со взаимным и координированным изменением. Тут еще целесообразно что-то менять.

На этапе со-отладки сложно состыковать 2 разных подхода. Тут нужны специальные средства отладки удобными для обоих частей.

Существует 2 направления решения задач распределения: bruh в чем разница????

1)Откладывание вопроса о выделении конкретного исполнителя определенного фрагмента, при условии что описание существует и может быть использовано для моделирования и синтеза

2)Возможность не принимать окончательное решение о разделении функций как можно дольше.

ПЛИС Стр.24