СОДЕРЖАНИЕ

Введение 3

Раздел 1. Анализ существующих структур дешифраторов 4

Раздел 2. Разработка функциональной схемы каскада дешифраторов 9

Раздел 3. РАЗРАБОТКА ФУНКЦИОНАЛЬНОЙ И ПРИНЦИПИАЛЬНОЙ ЭЛЕКТРИЧЕСКОЙ схемы КАСКАДА дешифраторОВ И ВРЕМЕННЫЕ ДИАГРАММЫ ЕГО РАБОТЫ 15

Раздел 4. РАСЧЕТы: бЫСТРОДЕЙСТВИЯ, ПОТРЕБЛЯЕМой МОЩНОСТИ, ПОМЕХОУСТОЙЧИВОСТИ, НАГРУЗОЧНОЙ СПОСОБНОСТИ, РАБОЧЕГО ЗНАЧЕНИЯ ПЛОТНОСТИ ТОКА В ПРОВОДНИКАХ НА ПЕЧАТНОЙ ПЛАТЕ, НАДЕЖНОСТИ 21

Раздел 5. КОНСТРУКТИВНАЯ ЧАСТЬ 24

ЗАКЛЮЧЕНИЕ 29

СПИСОК ИСПОЛЬЗУЕМОЙ ЛИТЕРАТУРЫ 30

Введение

Цифровая техника является важным элементом для развития авиации. Цифровая техника превосходит аналоговую по быстродействию и точности. Приборы такого типа построены на микросхемах, способных проводить операции сложения и вычитания над числами, отсюда и малые размеры.

Актуальностью данного курсового проекта является то, что цифровая техника экономичнее, легче и дольше служит. Микросхемы более энергосберегающие и могут долгое время исправно работать, в то время как механическая техника будет быстро выходить из строя.

Целью курсового проекта является разработка каскада дешифраторов на 64 выхода для обслуживания потребителей, удовлетворяющий заданным техническим характеристикам и условиям эксплуатации. Для этого необходимо использовать дешифраторы на 3 входа.

Объектом курсового проекта является цифровая техника. Она позволяет решать многие задачи автоматического контроля, измерений и управления с помощью пересчетных устройств.

Предметом исследования является дешифратор на 64 выхода.

Раздел 1. Анализ существующих структур дешифраторов

1.1 Линейный дешифратор

Дешифратор используются для обратного преобразования двоичных чисел в небольшие по значению десятичные числа. Входы дешифратора предназначаются для подачи двоичных чисел, выходы последовательно нумеруются десятичными числами. При подаче на входы двоичного числа появляется сигнал на определенном выходе, номер которого соответствует входному числу.

На рисунке 1.1 приведено условно графическое изображение дешифратора. Символ DС образован из букв английского слова DECODER. Слева показаны входы, на которых отмечены весовые коэффициенты двоичного кода. Справа – выходы, пронумерованные десятичными числами, соответствующими отдельным комбинациям входного двоичного кода. На каждом выходе образуется уровень логической 1 при строго определенной комбинации входного кода [1].

Рисунок 1.1 – Условно-графическое изображение дешифратора (а) и дешифратор с парафазными входами (б)

Особенности схемы:

- линейный дешифратор имеет максимальное быстродействие;

- с увеличением количества выходов:

а) увеличивается число входов у элементов «И-НЕ»;

б) возрастает нагрузка на вход инвертора.

1.2 Каскадные дешифраторы с принципом построения на много выходов из микросхем дешифраторов с меньшим числом выходов

На рисунке 1.2 показана группа из пяти дешифраторов, соединенных в две очереди. Вся группа работает как дешифратор 5→32.

Рисунок 1.2 – Группа из пяти дешифраторов, соединенных в две очереди

Два старших разряда адреса А4 и А3 расшифровываются дешифратором 2-4 DC4, который по входам E управляет четырьмя дешифраторами 3-8 второго каскада. Младшие разряды адреса, А2, А1, А0 поступают на все дешифраторы второго каскада, но открытым по входу E оказывается лишь один из них. Ему и будет принадлежать единственный из всех 32 возбужденный выход.

В общем случае многоразрядный адрес можно разбить на группы различными способами, и каждому способу будет соответствовать свой вариант схемы многокаскадного дешифратора.

Варианты будут отличаться задержкой и аппаратурными затратами, и можно ставить задачу выбора оптимальной в заданной серии элементов структуры [1].