Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

книги / Электрические аппараты

..pdf
Скачиваний:
69
Добавлен:
20.11.2023
Размер:
20.41 Mб
Скачать

стям и высокой надежности в настоящее время преиму­ щественно применяются полупроводниковые элементы.

Рассмотрим переход от схемы управления на контакт­ ных элементах к схеме на бесконтактных логических эле­ ментах. На рис. 12.33, а представлена схема включения взаимно блокированных контакторов КМ1 и КМ2. При на­ жатии кнопки SB1 контактор КМ1 включается при усло­ вии, что контактор КМ2 отключен. При нажатии кнопки SQ2 происходит отключение контактора КМ1. Включение

Рис.

12.33. Схема автоматической блокировки двух контакторов:

 

а —в

контактном исполнении; б—реализованная на логических элементах

контактора КМ2 происходит

аналогичным путем

(при

включении SQ2). Отключение обоих контакторов произво­

дится кнопкой SB2. Аналогичную функцию выполняет схе­

ма

рис. 12.33, б, выполненная

на бесконтактных логиче­

ских элементах. При отключенной кнопке SB1 на вход

ИЛИ — НЕ D1 подается логический нуль. На выходе

его

имеем логическую единицу. На выходе элемента ИЛИ— НЕ D2 имеем логический нуль, который подается на усилитель A l и контактор КМ1, который не включается. При включе­ нии SB1 на выходе D1 имеем нуль, на выходе D2 — едини­ цу. Контактор КМ1 включается. После отключения SB1 логическая единица с выхода D2 подается на вход D1 и контактор КМ1 остается включенным. Если включается

контакт SQ2, то на выходе элемента D3 появляется логиче­ ская единица, которая подается на вход D2. При этом на выходе блока D2 появляется логический нуль и контактор КМ1 отключается. Свойства схемы рис. 12.33, а полностью обеспечиваются схемой рис. 12.33, б.

Простейшие логические элементы на диодах приведены на рис. 12.34. При подаче отрицательного сигнала на лю­ бой из входов х\—х4 (рис. 12.34, а) на нагрузке RB появ-

Рис 12.34. Схемы логических элементов серий Т-106 и Т-107

ляется выходной сигнал и реализуется функция ИЛИ. В элементе И (рис. 12.34,6) при отсутствии входных сиг­ налов диоды VD1 — VD3 открыты источником Uu. Внутрен­ нее сопротивление RY источников сигналов управления UY близко к нулю. Таким образом, сопротивление нагрузки R,, зашунтировано прямым сопротивлением диодов и сопро­ тивлением Ry. Поскольку эти сопротивления малы, напря­ жение на выходе близко к нулю. При подаче сигналов на все три входа диоды VD1— VD3 запираются напряжением Uy сигнала. На выходе появляется напряжение и выполня­ ется функция И. Такие элементы работают без усиления и называются пассивными.

12.7. ПОЛУПРОВОДНИКОВЫЕ ТРАНЗИСТОРНЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ

На рис. 12.35 представлена схема элемента первой оте­ чественной серии Т-101, выполняющего функцию ИЛИ — НЕ В одном корпусе смонтированы два независимых эле- у" да ИЛИ —НЕ.

Рис 1235 Логический элемент серии Т-101, выполняющий функцию ИЛИ—НЕ (а), и его временные диаграммы (б)

Рассмотрим работу первого элемента. При отсутствии сигналов на входах 1, 3, 5, 7 транзистор VT1 закрыт напря­ жением смещения + Ucм. При этом напряжение на его кол­ лекторе (выход 9) практически равно напряжению источни­ ка. На выходе элемента имеем логическую единицу, равную

по значению напряжению источника— 12 В.

При

подаче

на любой из входов 1, 3, 5, 7 отрицательного

напряжения

от —4 до — 12В транзистор VT1 открывается

и напряже­

ние на выходе 9 практически

падает до Um

насыщения.

На выходе появляется логический нуль. Элемент

реа­

лизует логическую функцию

У = Х 1+.Х'2+^з-

Логический

элемент серии Т-101 может питать элемент серии Т-107, вы­ полняющий функцию И.

Более совершенная серия «Логика И» выполнена на ин­ тегральных микросхемах, имеет меньшие габариты и луч-

шие технические характеристики. Схема базового элемен­ та для серии «Логика И» К-511 приведена на рис. 12.36, а. Вход выполнен на двух транзисторах VTJ и VT2 типа р-п-р. В качестве транзисторов VT3, VT4, VT5 использованы тран­ зисторные структуры типа п-р-п (§ 4.11). При открытых транзисторах VT1 и VT2 транзистор VT3 закрыт, так как потенциал его базы равен нулю. Рассмотрим работу схемы при шунтированном стабилитроне VD2. Если закрыт тран­ зистор VT3, то закрыт транзистор VT5. При этом транзис­ тор VT4 открыт и выходное напряжение [/ВЫх близко к на-

Рис. 12 36.

Логический элемент серии К-511 (а) и его характеристи­

ка (б)

 

пряжению

источника (+ 15 В). На выходе элемента выда­

ется логическая единица. Если на оба входа Х\ и X? подать

положительное напряжение, закрывающее оба транзистора

VT1 и VT2. то под действием

тока открывается VT3. При

этом VT5 также открывается

и напряжение на выходе па­

дает до логического нуля. Транзистор VT4 закрывается па­ дением напряжения, образующимся на прямом сопротивле­ нии диода VD3. Транзисторы VT3 и VT5 работают как один составной транзистор. Ток коллектора VT3 является от­ крывающим током для VT5, и оба транзистора либо откры­ ты, либо закрыты. Для выравнивания их эмиттерных токов параллельно эмиттерному переходу транзистора VT5 вклю­ чается резистор R5. Этот же резистор обеспечивает закры­ тие VT5. Такое включение VT3 и VT5 позволяет повысить коэффициент усиления.

На рис. 12.36,6 представлена зависимость выходного напряжения па нагрузке Ua в зависимости от напряжения

Группа Обозначение элемента элемента

Логи- И-1010000 ческие И-1020000 И-1030000

И-1040000 И-1050000 И-1060000

И-1070000 И-1080000 И-1090000 И-1100000 И-1110000 И-1120000 И-1140000

И-1150000

И-1160000

И-1170000 И-1180000 И-1190000

Функци­ И-2010000 ональные

И-2020000 И-2030000 И-2040000 И-2050000

И-2060000

Основное функциональное назначение

НЕ

4И 2И — НЕ

4И—НЕ

4ИЛИ ЗИ — ЗИЛИ

2И — НЕ, НЕ 2ИЛИ —НЕ 4И — 2ИЛИ — НЕ RS-триггер

Счетный JK-триггер 2И— НЕ; НЕ

Двоично-десятичный счетчик

Реверсивный четырех­ разрядный двоичный счетчик

Высоковольтный дешиф­ ратор преобразования двоично-десятичного ко­ да в десятичный

Логический дешифратор Шифратор

Цифровой нуль-орган для поразрядного сравнения двоичных кодов

Входной согласующий элемент между аппара­ тами управления и эле­ ментами серии «Логика И»

То же 17пит = 48 В То же 1Дшт = 60 В То же Unlit—110 В

Аналоговый компаратор напряжения

Входной согласующий элемент между аппарата­ ми управления и элемен­ тами серии «Логика И», [7„ит=1Ю В

Количество

 

 

- эле

Габариты

Масса,| кг

1схем 1менте

в

 

 

7

1

0,052

2

1

0,048

4

1

0,049

2

1

0,017

2

1

0,055

1

1

0,052

2; 2

1

0,049

4

1

0,051

1

1

0,046

1

0,053

1

0,048

2; 2

1

0,049

1

0,045

2

0,084

 

1

0,049

2

0,077

2

0,074

 

2

0,080

4

2

0,062

2

2

0,047

2

2

0,049

2

2

0,053

— 0,074

1

2

0,057

Группа

Обозначение

Основное функциональное

элемента

элемента

назначение

Времени

И-3010000

Элемент выдержки вре­

 

 

мени

 

Выходное

И-4010000

Выходиой

связующий

 

 

элемент между элемента­

 

 

ми серии «Логика И» и

 

И-4020000

аппаратами управления

 

Выходной

усилитель

 

И-4030000

(24 В; 7,5 Вт)

усилитель

 

Выходной

 

И-4050000

(220 В; 30 Вт)

 

Усилитель (15 В; 1,5 Вт)

 

И-4060000

Выходной

усилитель

 

 

(-110, 220 В; /= 1 А)

Количество

 

 

эле­в

Габариты

Масса,кг

схем менте

1

2

0,073

4

2

0,062

2

2

0,069

2

2

0,134

6

1

0,050

2

2

0,128

управления Uy и напряжения питания Un. Скачкообразное изменение напряжения на выходе имеет место при порого­ вом напряжении управления Щ nop-T-t/ÿ'nop= 5-r-7 В.

Следует отметить, что к выходу элемента может быть подключено много других логических элементов, которые создают эквивалентную емкость на выходе (до 680 пФ). Заряд этой емкости происходит через небольшой резистор R4 и транзистор VT4, а разряд — через VD3 и VT5. Благо­ даря малой постоянной времени заряда и разряда время срабатывания элемента мало: 250—500 нс.

Для повышения помехоустойчивости элемента включен стабилитрон VD2. До тех пор, пока напряжение на нем ме­ нее 6 В, транзисторы VT3 и VT5 не открываются.

Для увеличения числа управляющих сигналов парал­ лельно транзисторам VT1 и VT2 могут включаться допол­ нительные транзисторы типа р-п-р.

О сновны е п арам етры

элем ен та

 

 

К.-511

 

 

Напряжение питания, В ......................................

 

15±10 %

Логическая единица, В, не мечее . . . . . .

1?

Логический нуль, В не менее.............................

 

1,5

Пороговое значение логического нуля, В . . . .

6

Статическая помехоустойчивость по постоянному

4,5

току

В .....................

.....................

Частота

переключений, кГц, не менее . . . . .

10

В зависимости от функционального назначения элемен­ ты серии «Логика И» делятся на логические, функциональ­ ные, времени и выходные усилители (табл. 12.2).

Элемент логики И -101 содержит семь независимых ин­ верторов, осуществляющих функцию НЕ. Функциональная

схема показана

па

рис.

12.37, а.

Входами схемы являются

контакты 2, 5,

7,

8,

10, 12,

15, выходами — контакты

3, 4, 6, 9, 11, 13, 14. Питание подается на контакты 1 ( + 15 В)

а)

ь)

Рис. 12.37. Функциональная схема: 2—элемента И-101; б —элемента И-102

и 16 (— 15 В), не обозначенные на рисунке. На рис. 12.37,6 показана функциональная схема элемента И -102. Элемент состоит из двух независимых схем, каждая из которых реа­ лизует функцию 4И. Аналогично представляются логичес­ кие элементы И-103—И-109 и И-112. Более подробные све­ дения о логических элементах серии «Логика И» приведе­ ны в [12.5].

12.8.ПОЛУПРОВОДНИКОВЫЕ ФУНКЦИОНАЛЬНЫЕ ЭЛЕМЕНТЫ

Клогическим элементам относятся триггеры, являющие­ ся элементами памяти. В триггере на основе электромаг­ нитного реле (рис. 12.38) при нажатии кнопки х\ подается

напряжение на его обмотку У. Реле кроме главного контак­ та имеет вспомогательный контакт у, который при замыка­ нии кнопки Х\ шунтирует ее после срабатывания. Поэтому после размыкания кнопки х\ токи в нагрузке и об­

мотке реле остаются. Нагрузка обесточивается при наж а­ тии кнопки х2. Таким образом, в схеме реализуется функ­

ция памяти.

 

 

 

 

 

 

 

Логическая функция триггера

может быть

записана

в виде У = (х 1-\-у)х2. Преимущественное

распространение

получили полупроводниковые

триггеры

типов

RS, JK, Т

и D. В ^ S -триггере

используются

логические

элементы

И ЛИ —НЕ и И—НЕ

(рис. 12.39)

и имеются

вход S

(ан­

глийский термин set — установка)

и вход R

(английский

термин reset — сброс). Выход

Q триггера

называют

пря­

мым, выход Q — инверсным. По обоим выходам элементы триггера D1 и D2 охвачены перекрестными обратными свя­ зями.

Рис. 12.38. Триггеры:

 

 

 

а —на

основе *лекгоомтгнитчого реле, б—на полупровод­

 

никовых элементах. ИЛИ —Нь

 

 

 

Рассмотрим работу схемы

рис. 12.39, а. Пусть на

вхо­

дах R и S сигналы отсутствуют. При этом на выходе Q мо­

гут устанавливаться логические

0 или 1. Допустим, Q = 0 .

Если подать сигнал на вход S, то на выходе В устанавли­

вается 0.

На

входе R при этом

сигнала нет, и на выходе

элемента

D1

устанавливается

 

1, так как на второй

вход

элемента D1 пулевой сигнал подается с выхода D2. Если

со входа S сигнал снять, то на выходе элемента D2 сигнал

отсутствует

(0) из-за наличия

сигнала обратной связи от

элемента D1. Если подать сигнал на вход вторично, то со­ стояние триггера не изменится. На выходе А устанавлива­ ется 1, на выходе В—0. Если подать сигнал на вход R, то на выходе А устанавливается нулевой сигнал, при этом на

вход элемента

D2

подается два логических нуля и па вы­

ходе элемента

D2

устанавливается 1. При снятии сигнала

со входа R состояние элемента А не изменится

(Q = 0), так

как на него действует сигнал обратной связи

с элеченк'

D2. Одновременная подача сигналов на входы S и R при­ водит к неопределенному состоянию триггера. Такая воз­ можность должна быть в схеме исключена.

Если до подачи сигнала на вход S на выходе элемента

D l сигнал Q =

l,

то это автоматически

определяет сигнал

на выходе В, равный нулю (Q =

0). При подаче сигнала на

вход S состояние триггера не меняется.

 

 

 

^5-триггер

на

элементах

И—НЕ

показан

на рис.

12 39,6. Подадим

сигнал 0 на вход S и сигнал 1

на вход R.

Так как па элементе D1 один из входов имеет 0, то на его

выходе устанавливается 1 вне

зависимости

от сигнала на

втором входе. По цепи обратной связи эта

1 будет подана

на второй вход элемента D2. Поскольку

на

входе D2 име­

ем две логические 1, то на его выходе устанавливается 0. При сигналах Л = 0, S — 1 и наличии Q = 1 и Q — 0 на вы-

Рис

12 39 Асинхронные ^S-триггеры.

о —с

прямыми входами, б—с инверсными входами

ходе элемента D2 устанавливается 1, так как один из его

входов имеет О (R =

0). По цепи обратной связи эта 1 пе­

редается на элемент D1, и на его выходе появляется 0, так

как на вход

подано

две логические

единицы. Происходит

сброс триггера. При

R = S — 1 триггер сохраняет

предыду­

щее состояние.

 

 

 

 

 

Триггер

на элементах

И —НЕ является инверсным от­

носительно

триггера

на

элементах

ИЛИ —НЕ (см. рис.

12.39,а), так как он переходит в состояние

Q =1

и Q = 0

при подаче

сигнала

5 = 0 и /? = 1 .

Значения

R = 0, S = 0

должны быть исключены, так как такое их сочетание при­ водит к неопределенному состоянию триггера.

Описанные триггеры называются асинхронными, так так они могут изменять свое состояние немедленно после появления входных сигналов. При этом возможно наруше­ ние логических связей, обусловленное тем, что выход­ ные сигналы обратной связи различных элементов из-за пе­ реходных процессов образуются не одновременно Из-за этого появляются ложные сигналы, нарушающие новмаль-

 

 

Q

. I Щ

р Ш

г г

; г

 

Т

 

 

 

 

?

 

LX

 

1 *

»

 

 

L!_____ I

q)

iIRS"триггер

 

\ RS-триггер 5)

Xs — S Т Хс — с

х« —1R <

*2.

'h

-а.- t

а

а

Рис. 12.40. Синхронизированный RSтриггер:

о —на элементах И —НЕ; б—на элементах ИЛИ —НЕ; в —временная диаграмма

ную работу схем управления. Для устранения этого недостатка вводится синхронизирующий вход С, который запускает триггер (рис. 12.40). На входах /(S-триг- гера, содержащего элементы И— НЕ (рис. 12.39,а), стоят_два эле­

мента И—НЕ. На вход R сигнал подается только тогда, когда од­ новременно подаются сигналы Xs

и Хс

 

(рис. 12.40, а й в ) . Диаграм­

ма

 

работы

синхронизирован­

ного

 

/(S -триггера показана на

рис.

12.40, в.

Сигнал

на

выходе

Q =

1

устанавливается

 

только

тогда,

когда

в момент

времени

/2 ПОЯВЛЯЮТСЯ

Xs =

1

И

Хс— 1.

Обратное состояние

триггера по­

является в момент времени /3 при наличии сигналов Хл = 1 и Хс =

— 1. Обычно синхронизирован­ ные триггеры имеют дополнитель­

4)ные входы, показанные штрихо­ вой линией, для установки в ис­ ходное положение.

В//(-триггере (рис. 12.41, а) на входе /(S-триггера, вы­ полненного на элементах И—НЕ, стоят дополнительно два элемента И—НЕ с тремя входами. Через вход С осущест­ вляется синхронизация. По принципу действия //(-триггер