2.2.7. Сегментная структура памяти

В соответствии с принципом вычисления физического адреса физические сегменты могут располагаться в памяти различным образом. Они могут быть неперекрывающимися, а также частично или полностью накладываться друг на друга. Различные варианты сегментных структур памяти приведены на рис.2.6.

Рис. 2.6. Сегментная структура памяти:

а) неперекрывающиеся сегменты; б) частично перекрывающиеся сегменты;

в) совмещенные сегменты; г) параграфы памяти

Общее количество неперекрывающихся сегментов равно 16. Начало сегмента определяется содержимым соответствующего сегментного регистра. Поэтому всего в памяти может располагаться 2¹⁶сегментов. При этом начальные адреса сегментов всегда кратны 16, так как заканчиваются 16-ричным нулем. Отсюда следует, что соседние сегменты отстоят друг от друга на 16 байтов.

Область памяти объемом в 16 байтов с начальным адресом, кратным 16, называется параграфом. Параграф характеризуется номером, значение которого равно содержимому сегментного регистра.

В частном случае при (CS)=(DS)=(ES)=(SS)=0 все сегменты совмещены в один сегмент программы объемом 64 кбайт. При этом организация памяти в МПС на базе ВМ86/ВМ88 идентична организации памяти в МПС на базе МП ВМ80.

При неизменном содержимом сегментных регистров обеспечивается доступ не более чем к 256 кбайт памяти. Для доступа к полному адресному пространству необходимо изменять содержимое сегментных регистров.

Основным достоинством сегментной организации памяти является возможность свободного перемещения программы по всему объему адресного пространства, что необходимо для эффективного использования памяти в сложных системах. Для перемещения программы достаточно изменить лишь содержимое сегментных регистров CS, DS, ES, SS. Чтобы быть позиционно-независимой, программа не должна модифицировать своих сегментных регистров.

Недостатком сегментной организации памяти является сложность манипуляции физическими адресами при необходимости их программной обработки. Конкретный физический адрес может быть получен из множества логических адресов, то есть из множества комбинаций segment:offset.

2.3. Генератор тактовых импульсов к1810гф84

Рис. 2.7. Условное графическое обозначение ГТИ ГФ84

Генератор тактовых импульсов (ГТИ) К1810ГФ84 (ГФ84) предназначен для генерации тактовых импульсов синхронизации для МП ВМ86/ВМ88 и внешних устройств, а также для временной привязки сигналов готовности READY и сброса RESET к тактовым сигналам МП.

Условное графическое обозначение ГТИ ГФ84 на электрических схемах приведено на рис.2.7. Функциональное назначение внешних сигналов ГТИ имеет следующий смысл:

CR1, CR2 входы для подключения времязадающего элемента;

TANK вход для подключения колебательного контура;

F/выбор времязадающего источника;

EFI тактовые импульсы от внешнего времязадающего генератора;

CSYNC вход синхронизации ГТИ;

OSC выход тактовых импульсов опорной частоты;

CLK сигнал тактовой синхронизации МП;

PCLK сигнал тактовой синхронизации для интерфейса;

RDY1 вход готовности 1;

разрешение готовности 1;

RDY2 вход готовности 2;

разрешение готовности 2;

READY выход сигнала готовности для МП;

входной сигнал сброса;

RESET выходной сигнал системного сброса.

Структура ГТИ ГФ84 приведена на рис.2.8.

Рис. 2.8. Структура ГТИ ГФ84

Частота тактовых импульсов синхронизации на выходе ГТИ может задаваться либо времязадающим элементом на входах CR1, CR2, либо импульсами, подаваемыми на вход EFI. Выбор времязадающего источника определяется уровнем на входе F/. При F/=0 ГТИ формирует импульсы синхронизации от внутреннего задающего генератора с частотой, определяемой времязадающим элементом, подключенным к входам CR1, CR2, а при F/=1от внешнего генератора с частотой, определяемой частотой импульсов, поступающих от него на вход EFI.

Допустимые варианты подключения при использовании кварцевого резонатора в качестве времязадающего элемента приведены на рис. 2.9. При этом возможна работа на гармониках кварцевого резонатора. Для выделения необходимой гармоники (как правило, третьей) к входу TANK подключается колебательный контур, настроенный на частоту этой гармоники .

Рис. 2.9. Подключение времязадающих элементов и цепи сброса к ГТИ ГФ84

Тактовые импульсы синхронизации CLK формируются путем деления задающей частоты на 3, а PCLK на 6. Следовательно, частота выходных сигналов ГТИ связана с задающей частотой соотношением Fзад=3F_CLK=6F_PCLK, где Fзад = F_OSCв режиме внутреннего генератора или Fзад = F_EFIв режиме внешнего генератора. Очевидно, что для получения рабочей частоты синхронизации МП F_CLK= 5МГц необходим кварцевый резонатор на 15МГц. Сигнал синхронизации половинной частоты F_PCLKиспользуется для синхронизации различных интерфейсных устройств системы, которые часто не могут работать на частоте основного сигнала CLK.

Вход синхронизации CSYNC предназначен для синхронизации работы данного ГТИ с работой других ГТИ, входящих в систему. Для этого на вход CSYNC всех ГТИ системы подается один и тот же сигнал. При CSYNC=0 все ГТИ формируют сигналы CLK и PCLK независимо друг от друга. При появлении уровня CSYNC=1 внутренние делители задающей частоты блокируются, и на выходах CLK и PCLK устанавливается сигнал высокого уровня. При снятии активного уровня сигнала CSYNC все ГТИ начинают формирование сигналов CLK и PCLK с одной и той же фазы, что соответствует их синхронизации.

Общий сигнал готовности READY может формироваться в ГТИ ГФ84 по двум идентичным каналам RDY1, AEN1 и RDY2, AEN2. Сигналы RDY1 и RDY2 формируются внешними устройствами и свидетельствуют об их готовности к обмену. При низком уровне сигналов на входах илиразрешается формирование общего сигнала READY по соответствующему входу RDY. При высоком уровне сигналов на входаханализ соответствующего входа RDY запрещен и система переходит в состояние неготовности по данному каналу. При==1 общий сигнал готовности READY=0 независимо от сигналов RDY1, RDY2, и система переходит в состояние ожидания.

Цепь формирования сигнала сброса RESET имеет на входе триггер Шмитта, что позволяет использовать для сброса МП сигналы с пологим фронтом, формируемые пассивной RCцепью (см. рис.2.9). RC-цепь обеспечивает автоматическое формирование сигнала сброса при включении питающего напряжения, что гарантирует запуск программы с начального адреса.

С помощью двухтактных Dтриггеров осуществляется временная привязка сигналов READY и RESET к спаду сигнала синхронизации CLK того такта, в котором они восприняты.