- •2. Элементная база микроэвм
- •2.1. Состав элементов для построения микроЭвм
- •2.2. Однокристальные микропроцессоры к1810вм86/к1810вм88
- •2.2.1. Аппаратный интерфейс
- •2.2.2. Функциональный смысл внешних сигналов
- •2.2.3. Структура и принцип действия
- •2.2.4. Временные диаграммы функционирования
- •2.2.5. Логическая организация памяти
- •2.2.6. Вычисление физического адреса памяти
- •2.2.7. Сегментная структура памяти
- •2.3. Генератор тактовых импульсов к1810гф84
- •2.4. Шинные буферы к1810ва86
- •2.5. Элементы памяти
- •2.5.1. Элементы постоянной памяти
- •2.5.2. Элементы оперативной памяти
- •2.6. Порты ввода/вывода
- •2.6.1. Порт ввода/вывода к1810ир82
- •2.6.2. Порт ввода/вывода к589ир12
- •2.6.3.Программируемый параллельный интерфейс кр580вв55а
- •Режим 0
- •Режим 1
- •Режим 2
2.2. Однокристальные микропроцессоры к1810вм86/к1810вм88
Микропроцессоры К1810ВМ86/К1810ВМ88 (ВМ86/ВМ88) являются полными отечественными аналогами микропроцессоров 8086/8088 американской фирмы Intel.
Они имеют идентичную внутреннюю организацию и отличаются лишь разрядностью внешней шины данных, которая составляет 16 и 8 бит соответственно.
2.2.1. Аппаратный интерфейс
МП ВМ86/ВМ88 представляют собой однокристальные высокопроизводительные микропроцессоры с фиксированной системой команд. Они предназначены для построения процессоров средств вычислительной техники от простейших одноплатных микроЭВМ до сложных многопроцессорных систем.
Рис. 2.1 Условное графическое обозначение
МП К1810ВМ86
При изменении режима работы изменяется смысл восьми управляющих сигналов, имеющих двойное обозначение. Названия сигналов, приведенные в скобках, соответствуют максимальному режиму.
2.2.2. Функциональный смысл внешних сигналов
Все внешние входные и выходные сигналы МП ВМ86/ВМ88 могут быть разделены на две группы:
1) сигналы, смысл которых не зависит от режима работы МП;
2) сигналы, интерпретация которых изменяется в зависимости от режима работы.
Функциональное назначение сигналов, общих для обоих режимов, имеет следующий смысл:
CLK тактовые импульсы синхронизации частотой от 2 до 5 МГц.
RESET сигнал сброса, устанавливающий МП в начальное состояние. При активном уровне этого сигнала МП прекращает все действия, его трехстабильные выводы переводятся в высокоимпедансное состояние, а двухстабильныев пассивное. Минимальная длительность этого сигнала при первом включении должна быть не менее 50 мкс, а при повторных запусках4 такта сигнала синхронизации CLK.
READY аппаратно опрашиваемый вход готовности, используемый для реализации аппаратного асинхронного обмена данными с УВВ (см. подраздел 1.3.3.).
программно опрашиваемый вход готовности, анализируемый при выполнении команды WAIT. Если при этом=0, то МП продолжает выполнение программы. Если же=1, то МП переходит в состояние ожидания, в котором с периодом 5 тактов сигнала синхронизации CLK повторно проверяет значение сигнала. Благодаря этому, обеспечивается синхронизация действий МП с внешними событиями.
NMI запрос немаскируемого прерывания, анализируемый после завершения каждой команды независимо от состояния системы прерываний МП. Этот вход предназначен для сигнализации о критических событиях в системе (отказ системы питания, ошибки в памяти и т.п.).
INTR запрос маскируемого прерывания, анализируемый после завершения каждой команды, если прерывания разрешены. Если же прерывания запрещены, то этот запрос игнорируется. Этот вход используется для организации обмена данными с УВВ по прерыванию (см. подраздел 1.3.3.).
AD15AD0двунаправленная мультиплексированная шина адреса/данных, на которую в первом такте каждого цикла шины МП выдает младшие 16 бит адреса памяти или полный адрес УВВ. Наличие адресной информации на шине указывается активным уровнем строба сопровождения адреса ALE=1, по которому она должна быть зафиксирована во внешнем регистре адреса. В последующих тактах цикла шины по линиям AD15AD0 передаются данные или команды, что указывается активным уровнем строба сопровождения данных=0.
A19/S6A16/S3мультиплексированные выходные линии адреса/состояния, на которые в первом такте каждого цикла шины МП выдает старшие 4 бита адреса памяти или нули при адресации УВВ. Эта адресная информация также должна сохраняться во внешнем регистре адреса по стробу ALE, так как в последующих тактах цикла шины на эти линии выдаются сигналы состояния S6S3. При этом код на линиях S4,S3 определяет сегмент памяти, к которому осуществляется обращение в текущем цикле шины; на линию S5 выдается флаг разрешения прерывания, определяющий состояние системы прерывания МП. Сигнал S6 не используется и всегда равен нулю.
/S7мультиплексированная выходная линия разрешения старшего банка памяти/состояния. В первом такте каждого цикла шины на эту линию выдается сигнал разрешения старшего банка памяти. Его активный нулевой уровень означает, что в данном машинном цикле будут передаваться команды или данные между МП и старшим банком памяти, подключенным к линиям AD15AD8 шины адреса/данных. Сигналотносится к адресной информации и должен также фиксироваться во внешнем регистре адреса по стробу ALE. В остальных тактах цикла шины на эту линию выдается резервный сигнал состояния S7, не имеющий определенного значения.
стробирующий сигнал приема информации из памяти или УВВ (в зависимости от значения сигнала M/). Указывает этим устройствам на необходимость выдачи информации на шину данных с целью передачи в МП.
Интерпретация остальных сигналов МП зависит от режима его работы.
В минимальном режиме МП сам генерирует все сигналы, необходимые для управления системной шиной, и они имеют следующий смысл:
ALE строб сопровождения адреса. Выдается в первом такте каждого цикла шины и используется для записи адресной информации с линий A19A16, AD15AD0 иво внешний регистр адреса.
строб сопровождения данных. Выдается в тактах цикла шины, в которых по линиям AD15AD0 передаются данные или команды. Используется для выборки шинных буферов в системе, работающей в минимальном режиме.
OP/выдача/прием данных. Этот сигнал указывает направление передачи информации по шине AD15AD0. При OP/=1 данные выдаются из МП, а при OP/=0принимаются в МП. Используется для управления направлением передачи шинных буферов, используемых в системе.
M/указатель активируемого устройства, разделяющий адресные пространства памяти и УВВ. При M/=1 осуществляется обращение к памяти, а при M/=0к портам ввода/вывода.
стробирующий сигнал выдачи данных в память или УВВ (в зависимости от сигнала M/). При активном значении этого сигнала данные находятся на шине и могут записываться в соответствующее устройство.
HOLD входной сигнал запроса ПДП. Активным уровнем требует, чтобы МП отдал шины в распоряжение контроллера ПДП (см. подраздел 1.3.3.).
HLDA подтверждение режима ПДП. Выдается в ответ на сигнал HOLD после отключения МП от системной шины. При HLDA=1 контроллер ПДП может использовать шину для осуществления обмена в режиме ПДП. После появления HOLD=0 МП выдает HLDA=0, подключается к шинам и продолжает выполнение программы.
подтверждение запроса маскируемого прерывания INTR. Активируется при переходе к обслуживанию этого прерывания и используется для чтения номера прерывания из контроллера прерывания (см. подраздел 1.3.3.).
В максимальном режиме все сигналы управления системной шиной генерируются системным контроллером. МП через освободившиеся выводы выдает расширенную информацию о своем состоянии, которая необходима для построения многопроцессорных систем. В этом случае управляющие сигналы, выдаваемые МП, имеют следующий смысл:
S2S0сигналы состояния, характеризующие тип текущего цикла шины в соответствии с табл.2.1.
Таблица 2.1
-
S2
S1
S0
Тип цикла шины
0
0
0
Подтверждение прерывания
0
0
1
Ввод из порта
0
1
0
Вывод в порт
0
1
1
Останов
1
0
0
Выборка команды
1
0
1
Чтение из памяти
1
1
0
Запись в память
1
1
1
Отсутствие обращений
QS1QS0состояние очереди команд в предшествующем такте синхронизации в соответствии с табл.2.2.
Таблица 2.2
-
QS1
QS0
Операция над очередью
0
0
Отсутствие выборки из очереди
0
1
Выборка 1-го байта команды
1
0
Опустошение очереди командой перехода
1
1
Выборка очередного байта команды
Эти сигналы предназначены для обеспечения взаимодействия с арифметическим сопроцессором.
запрос/подтверждение режима ПДП по каналам 1 и 0. Эти линии являются двунаправленными, и обслуживание режима ПДП по ним осуществляется в следующем порядке:
1) устройство, требующее доступ к системной шине, выдает импульс запроса режима ПДП на эту линию, являющуюся входом в данный момент времени;
2) в конце текущего цикла шины МП выдает на эту же линию импульс подтверждения режима ПДП и в следующем такте переводит свои выводы в высокоимпедансное состояние, отключаясь от шины;
3) по завершению режима ПДП устройство, управлявшее обменом, выдает на ту же линию импульс, указывающий на окончание захвата канала. В следующем такте МП подключается к шине и продолжает выполнение программы.
Все три импульса должны иметь одинаковую длительность в один такт сигнала CLK. Обе линии независимы, но при одновременном запросе режима ПДП приоритет линии выше, чем у линии. Если в момент реализации режима ПДП по запросупоступает запрос, то он не удовлетворяется до освобождения шины по линии.
блокировка шины. Этот сигнал предназначен для блокировки возможности подключения других процессоров многопроцессорной системы к общей шине. Он формируется программным префиксом LOCK, помещаемым перед некоторой командой, и поддерживается в течение всего времени выполнения этой команды. Этот сигнал предотвращает возможность конфликта на общей шине за счет одновременного обращения к ней нескольких устройств.
По аппаратному интерфейсу МП ВМ88 отличается от МП ВМ86 лишь тем, что:
1) линии AD15AD8 становятся немультиплексируемыми и служат только для вывода адреса A15A8;
2) кодирование сигнала M/изменено на противоположное, и он становится сигналом IO/, что обеспечивает совместимость МП ВМ88 с МП ВМ85;
3) линия BHE/S7 заменена линией состояния SS0, так как МП ВМ88 может обращаться только к байтам. В минимальном режиме на нее выводится сигнал состояния максимального режима. Сочетание сигналов IO/, OP/ипозволяет однозначно определить тип выполняемого цикла шины [3]. В максимальном режиме на выводе SS0 постоянно присутствует высокий уровень.