30.Шифраторы дешифраторы

Шифраторы и дешифраторы. Шифратором, или кодером называется комбинационное логическое устройство для преобразования чисел из десятичной системы счисления в двоичную. Входам шифратора последовательно присваиваются значения десятичных чисел, поэтому подача активного логического сигнала на один из входов воспринимается шифратором как подача соответствующего десятичного числа. Этот сигнал преобразуется на выходе шифратора в двоичный код. Согласно сказанному, если шифратор имеет n выходов, число его входов должно быть не более чем 2ⁿ. Шифратор, имеющий 2ⁿ входов и n выходов, называется полным. Если число входов шифратора меньше 2ⁿ, он называется неполным.

Рассмотрим работу шифратора на примере преобразователя десятичных чисел от 0 до 9 в двоично-десятичный код. Таблица истинности, соответствующая этому случаю, имеет вид

Так как число входов данного устройства меньше 2ⁿ = 16, имеем неполный шифратор. Используя таблицу для Q₃, Q₂, Q₁ и Q₀, можно записать следующие выражения:

Полученная система ФАЛ характеризует работу шифратора. Логическая схема устройства, соответствующая системе приведена на рисунке ниже.

Логическая схема шифратора десятичных чисел

Нетрудно заметить, что в шифраторе рассматриваемого типа сигнал, подаваемый на входх_о, не используется. Поэтому отсутствие сигнала на любом из входов х_о, ... , х₁ трактуется схемой как наличие на входе нулевого сигнала.

Основное применение шифратора в цифровых системах — это введение первичной информации с клавиатуры. При нажатии любой клавиши на соответствующий вход шифратора подается сигнал лог. 1, который и преобразуется на выходе в двоично-десятичный код. Вариант устройства ввода информации показан на рисунке ниже.

Устройство ввода информации с клавиатуры

Дешифратором, или декодером называется комбинационное логическое устройство для преобразования чисел из двоичной системы счисления в десятичную. Согласно определению дешифратор относится к классу преобразователей кодов. Здесь также понимается, что каждому входному двоичному числу ставится в соответствие сигнал, формируемый на определенном выходе устройства. Таким образом,

дешифратор выполняет операцию, обратную шифратору.

Если число адресных входов дешифратора n связана с числом его выходов mсоотношением m = 2ⁿ, то дешифратор называют полным. В противном случае, т.е. еслиm < 2ⁿ, дешифратор называют неполным.

Поведение дешифратора описывается таблицей истинности, аналогичной таблице истинности шифратора (см.табл. выше), только в ней входные и выходные сигналы меняются местами. В соответствии с данной таблицей, так как выходной сигнал равен 1только на одном единственном наборе входных переменных, т.е. для одной конституенты единицы, алгоритм работы дешифратора описывается системой уравнений вида

и так далее, где Q_i — значение логической переменной на i-м входе устройства.

В общем виде эта система имеет вид

x_i = ( Q₃Q₂Q₁Q₀ ) i

где x_i — сигнал на i-м выходе дешифратора; (Q₃Q₂Q₁Q₀) i — конституента единицы, соответствующая двоичному коду i-й десятичной цифры.

Нетрудно заметить, что ФАЛ дешифратора

отличается от ФАЛ мультиплексора

только наличием в последней дополнительного множителя, соответствующего значению сигнала на информационном входе D. Поэтому при D = 1 демультиплексор функционирует как дешифратор. Обратное преобразование дешифратора в демультиплексор требует введения вспомогательных ЛЭ 2И, выполняющих операцию логического умножения между общим сигналом информационного входа D и соответствующим логическим произведением адресных сигналов (Q₃Q₂Q₁Q₀). Схема построенного таким образом демультиплексора приведена на рисунке ниже, а.

Реализация демультиплексора (а) и мультиплексора (б) с использованием дешифратора

Используя дешифратор, можно построить и схему мультиплексора. Для этого схему (см.рис. , а) необходимо дополнить выходным ЛЭ4 ИЛИ (рис. ,б).

При разработке ИС нашло применение несколько логических структур дешифратора. Их основное отличие состоит в быстродействии и числе используемых элементарных ЛЭ.

Наиболее быстродействующим и в то же время самым сложным является дешифратор, непосредственно реализующий систему ФАЛ. Такой дешифратор называетсяодноступенчатым или параллельным. Его структурная схема аналогична схеме демультиплексора (см. рис. выше, б) при условии D = 1.

Полагая, что для реализации обработки одного входного логического сигнала требуется некоторая условная единица аппаратных средств, число единиц этих аппаратных средств для n-разрядного дешифратора определяется выражением

N₁ = n2ⁿ

Условное графическое изображение дешифратора

Условное графическое изображение дешифратора соответствует ИС двоично-десятичного дешифратора типа 564ИД1.

Если при проектировании основным требованием является простота схемного решения, находят применение другие структуры дешифраторов. Однако упрощение структуры достигается за счет падения быстродействия.

Микросхемы дешифраторов часто снабжаются входом разрешения работы Е (входом стробирования). Наличие этого входа позволяет на основе готовых ИС при необходимости увеличения разрядности входного кода строить структуры дешифраторного дерева.

Используя структуру, приведенную ниже, на основе двоично-десятичных дешифраторов можно построить полный дешифратор 4-разрядного двоичного кода.

Схема полного двоичного дешифратора на базе двух двоично-десятичных дешифраторов