Slice Spartan-6
Рассмотрим, что представляет собой архитектура слайса Spartan-6. Имеются относительно крупные блоки конфигурируемых логических блоков (КЛБ, CLB). Каждый CLB содержит 2 Slice один SliceX и один SliceM или SliceL. Каждый КЛБ подключен к трассировочной матрице, а также имеет цепь переноса от соседнего КЛБ. В этом архитектура нового Spartan-6 похожа на предыдущее семейство, за исключением того, что количество Slice в одном КЛБ стало 2 вместо 4, но это просто Slice в новом Spartan стали в 2 раза больше.
Архитектура “логики” FPGA Spartan-6
Посмотрим теперь на структуру Slice.
Не все слайсы в Spartan-6 одинаково хороши. Также как и в Spartan-3 в новом Спартане имеются слайсы SLICEM (Memory), SLICEL (Logic) и появился еще новый SLICEX, так что всех слайсов теперь три вида. Отличие от архитектуры Virtex-6, вместо обрезанного SLICEX там используется SLICEL. На картинке ниже изображены внутренние ресурсы каждого слайса.
Типы Slice FPGA Spartan-6
SLICEM содержит:
1)4 таблицы преобразования LUT-6, каждая из которых имеет 6-ть входов и может конфигурироваться как
4 регистра х32-разряда, которые могут использоваться как сдвиговые регистры
4 блока распределенной памяти (distributed RAM) 64битх1=256бит
2)Цепи быстрого переноса CARRY, которые нужны в том числе для построения сумматоров
3)Расширяемые мультиплексоры MUX
4)8 регистров для хранения результата.
6-ти входовые LUT могут реализовать любую булевую функцию 6-ти переменных. Мультиплексоры-расширители MUX позволяют объединять выходы таблиц LUT для получения функций 7 и 8 переменных. Кроме этого имеется 8 триггеров, 4 из которых конфигурируются как D-триггеры для хранения результата таблиц LUT или как латчи (latch) – триггеры, переключающиеся по уровню тактового сигнала, в которые синтезаторы VHDL кода любят запихивать сигналы, не изменяющие своего состояния.
В отличие от предыдущего семейства ПЛИС имеется 4 дополнительных триггера, для хранения промежуточного результата
Сдвиговые регистры SRL-32 стали 32-х разрядными в Spartan-3 они были 16-ти разрядные. Так называемая распределенная память (distributed RAM), реализована в виде блоков по 64бит (раньше было 16 бит), поэтому с одного слайса можно получить до 256 бит памяти. Такая память удобна для маленьких буферов или регистровых файлов, если необходим больший объем – остается использовать блочную память.
SLICELсодержит все тоже самое, что и SLICEM, за исключением сдвиговых регистров и блоков распределенной памяти. Новый элементSLICEXна первый взгляд совсем “пуст” по содержанию, в нем нет цепей переноса и мультиплексоров, однако уменьшенная логическая нагрузка уменьшает число цепей трассировки и соответственно увеличивает время распространения внутри такого слайса. В Spartan-3 таких слайсов не было. В целом, число слайсов представлено в таблице ниже:
|
|
Spartan-3 |
Spartan-6 |
|
SLICE X |
- |
11519 |
|
SLICE M |
16640 |
5420 |
|
SLICE L |
16640 |
6099 |
Слайсы в Spartan-6 стали в 2 раза больше и таблицы LUT стали 6-ти входовые, но ресурсов не очень много.