Семейство SpartanXl

Основные особенности семейства SpartanXL аналогичные свойствам семейства Spartan

• Программируемые пользователем логические интегральные схемы, рекомендуемые для замены ASIC (applications specific integrated circuit - специализированная интегральная схема)

• Объём логики от 5 000 системных вентилей до 40 000

• Накристальная память с возможностью реализации синхронного и двухпортового ОЗУ

• Полная совместимость по вводу-выводу с PCI

• Встроенная логика быстрого переноса

• Иерархия программируемых линий коммутации

• Внутренние шины с тремя состояниями

• 8 глобальных тактовых линий с низкой задержкой распространения

• Возможность тестирования по JTAG интерфейсу

• Программируемые входные pull-up и pull-down резисторы

• Неограниченное число циклов загрузки конфигурации

• Выпускаются в коммерческом и индустриальном исполнении

• Поддержка проектирования программным обеспечением Xilinx Alliance Series и Xilinx Foundation Series

Дополнительные свойства

• Технология производства: 0.35мкм SRAM кМОП с 5-ти слойной металлизацией

• Напряжение питания: 3,3В

• Совместимость с 5В логикой по вводу-выводу

• Режим малого (менее 100мкА) потребления

• Большее быстродействие

• Более быстрая логика переноса

• Программируемый ток вывода 12 или 24мА

• 3В PCI совместимость

• Дополнительный режим конфигурации: Express Mode

	Системных вентилей	Логических ячеек	Логических вентилей	Матрица КЛБ	Триггеров	Max RAM bits	Максимум пользовательских блоков ввода-вывода	Корпуса
XCS05XL	2K-5K	238	3 000	10x10	360	3 200	77	PC84 VQ100
XCS10XL	3K-10K	466	5 000	14x14	616	6 272	112	PC84 VQ100 CS144 TQ144
XCS20XL	7K-20K	950	10 000	20x20	1 120	12 800	160	VQ100 CS144 TQ144 PQ208
XCS30XL	10K-30K	1 368	13 0000	24x24	1 536	18 432	192	VQ100 TQ144 PQ208 PQ240 BG256 CS280
XCS40XL	13K-40K	1 862	20 000	28x28	2 016	25 088	224	PQ208 PQ240 BG256 CS280

Рисунок 9

Семейство Spartan-II

Spartan-II семейство ПЛИС Xilinx с емкостью от 15 до 200 тысяч системных вентилей и с системной частотой 200 МГц. По архитектуре очень похожи на МС серии Virtex.

Основные особенности семейства Spartan-II

• высокопроизводительные, программируемые пользователем логические интегральные схемы с архитектурой FPGA (Field Programmable Gate Arrays):

- емкость от 15 до 200 тыс. системных вентилей;

- системная производительность до 200 МГц;

- совместимость с шиной PCI 66 МГц;

- поддержка функции «горячей замены» для Compact PCI;

- поддержка большинства стандартов ввода-вывода (технология SelectIO™) - 16 высокопроизводительных стандартов ввода-вывода;

- прямое подключение к ZBTRAM-устройствам;

- недорогие корпуса;

- совместимость по выводам кристаллов разной ёмкости в одинаковых корпусах;

• встроенные цепи управления тактированием:

- 4 встроенных модуля автоподстройки задержек (DLL - delay-locked loop) для расширенного управления тактовыми сигналами как внутри ПЛИС, так и всего устройства;

- 4 глобальные сети распределения тактовых сигналов с малыми разбегами фронтов плюс 24 локальные тактовые сети;

• иерархическая система элементов памяти:

- на базе 4-х входовых таблиц преобразования (4-LUT – Look-Up Table) конфигурируемых либо как 16-битовое ОЗУ, либо как 16-битовый сдвиговый регистр;

- встроенная блочная память, каждый блок конфигурируется как синхронное двухпортовое ОЗУ ёмкостью 4 кбит;

- быстрые интерфейсы к внешнему высокопроизводительному ОЗУ;

• гибкая архитектура с балансом быстродействия и плотности упаковки логики:

- специальная логика ускоренного переноса для высокоскоростных арифметических операций;

- специальная поддержка умножителей;

- каскадируемые цепочки для функций с большим количеством входов;

- многочисленные регистры/защелки с разрешением тактирования и синхронные/асинхронные цепи установки и сброса;

- внутренние шины с тремя состояниями;

- логика периферийного сканирования в соответствии со стандартом IEEE 1149.1;

• проектирование осуществляется пакетом программного обеспечения ISE (Integrated Software Environment), работающим на ПК или рабочей станции:

- ISE WebPack (бесплатная конфигурация пакета);

- ISE BaseX;

- ISE Foundation;

- ISE Alliance;

• конфигурационный файл хранится во внешнем ПЗУ и загружается в ПЛИС после включения питания автоматически или принудительно:

- неограниченное число циклов загрузки;

- 4 режима загрузки;

• производятся по гибридной технологии 0,18-мкм/0,22-мкм КМОП-технологии с 6-слойной металлизацией на основе статического ОЗУ (SRAM);

• 100%-ное фабричное тестирование.

	Логических ячеек	Системных вентилей	Матрица КЛБ	Блочная ОЗУ, бит	Максимум пользовательских блоков ввода-вывода
XC2S15	432	15 000	8x12	16 384	86
XC2S30	972	30 000	12x18	24 576	132
XC2S50	1 728	50 000	16x24	32 768	176
XC2S100	2 700	100 000	20x30	40 960	196
XC2S150	3 888	150 000	24x36	49 152	260
XC2S200	5 282	200 000	28x42	57 344	284