Гляненко Современная електронная елементная база в приборах 2012

Серия Virtex-4

Серия Virtex-4 – ПЛИС фирмы Xilinx с архитектурой FPGA последнего поколения. Инновационная ASMBL-архитектура

(Advanced Silicon Modular Block) является уникальной в индустрии программируемой логики. ПЛИС семейства Virtex-4 включает три подсемейства (платформы): LX, FX и SX. Широкий спектр параметров кристаллов позволяет сделать выбор, оптимальный для каждого приложения. Набор аппаратных модулей, интегрированных в архитектуру кристалла, таких как процессоры PowerPC (с новым интерфейсом APU), трехрежимные Ethernet MAC, трансиверы со скоростью передачи от 622 Мбит/с до 11,1 Мбит/с, специализированные блоки цифровой обработки сигналов (ЦОС), схемы управления высокоскоростными тактовыми сигналами, позволяют реализовать законченную систему с минимальным набором компонентов на печатной плате. Основу архитектуры кристалла Virtex-4 составляют улучшенные конфигурируемые логические блоки (КЛБ), которые можно найти во всем семействе Virtex: Virtex, Virtex-E, Virtex-II, Virtex-II Pro, Virtex-II ProX, что обеспечивает совмести-

мость существующих проектов снизу-вверх. Комбинируя широким многообразием свойств, семейство Virtex-4 расширяет возможности программируемой логики и является мощной альтернативой заказным СБИС (ASIC).

Основные характеристики:

1. Три платформы LX/SX/FX:

Virtex-4 LX: решения для высокопроизводительной логики; Virtex-4 SX: высокопроизводительные решения для цифровой обработки сигналов;

Virtex-4 FX: высокопроизводительные, полнофункциональные решения для встроенных платформ (основные характеристики приведены ниже в табл. 5.1).

2. Технология синхронизации Xesium™:

до 20 модулей цифрового управления синхронизацией

(DCM);

точная подстройка фазы тактовых сигналов; прецизионный сдвиг фазы тактовых сигналов; умножение и деление частоты; увеличен диапазон входной/выходной частоты;

уменьшены выходные фазовые дрожания тактовых сигна-

лов (jitter);

201

низкое энергопотребление; усовершенствованный фазовый детектор; широкий диапазон сдвига фаз;

дифференциальная структура синхронизации для минимизации фазовых дрожаний тактовых сигналов и обеспечение скважности 50 %; 32 цепи глобальных тактовых сигналов.

3.Модуль цифровой обработки сигналов XtremeDSP: умножитель 18х18, умножитель-накопитель, умножительсумматор; возможность организации конвейерной обработки для

увеличения производительности; встроенный 48-битный аккумулятор для выполнения операции умножения с накоплением (МАСС);

интегрированный сумматор для выполнения операций умножения с суммированием; возможность каскадирования умножителей или МАСС;

увеличение скорости вычисления до двух раз по сравнению с предыдущими семействами Virtex.

4.Иерархия памяти:

до 1 392 кбит распределенного ОЗУ; до 10 Мбит интегрированной блочной ОЗУ; двухпорвовая архитектура;

возможность организации конвейерной обработки; возможность запрограммировать как FIFO, поддерживающей флаги “пустой”, “полный”, программируемые флаги “почти полный” и “почти пустой” и программируемость работы в синхронном и асинхронном режиме; независимый выбор ширины порта чтения и записи (в конфигурации ОЗУ); блоки по 18 кбит;

конфигурация от 16к х 1 до 512 х 36 (от 4к х 4 до 512 х 36 в режиме FIFO);

возможность каскадирования для формирования модулей памяти 32к х 1 без использования трассировочных ресурсов кристалла; возможность побайтовой записи (например, при совмест-

ном использовании с процессором PowerPC 405). 5. Технология организации ввода/вывода SelectIO:

202

до 960 пользовательских входов/выходов; широкий выбор сигнальных стандартов ввода-вывода от

1,5 до 3,3 В;

высокая производительность:

•до 600 Мбит/с HSTL и SSTL (при передаче по одному выводу входа/выхода);

•до 1 Гбит/с LVDS (при передаче по дифференциальной паре ввода-вывода);

•схема цифрового управления согласованием:

•возможность подключения последовательных или параллельных согласующих резисторов;

•температурная компенсация;

•встроенная технология синхронизации ис-

точника сигнала - ChipSyncTM:

•способность побитного выравнивания встроена во все блоки ввода/вывода;

•отдельные входы/выходы для источников региональных тактовых сигналов;

•встроенная логика последовательнопараллельного и параллельно-последовательного преобразования данных и делитель частоты;

•поддержка сетевых и телекоммуникационных интерфейсов на скорости до 1 Гбит/с;

поддержка интерфейсов к высокоскоростным модулям внешней памяти: DDR, DDR2 SDRAM, QDR-II, RLDRAM-II и FCRAM-II.

6. Гибкие логические ресурсы:

увеличена скорость работы конфигурационного логического блока до 40 % по сравнению с предыдущими семей-

ствами Virtex;

до 200 000 логических ячеек; до 178 176 регистров со входом разрешения тактового сигнала;

до 178 176 таблиц преобразований; мультиплексоры, расширяющие возможности логики, и регистры в блоках ввода-вывода;

каскадирование регистров сдвига или распределенной памяти.

203

7. Конфигурация и специализированные ресурсы: криптографическая защита битового потока алгоритмом

AES;

определение и исправление ошибок в битовом потоке; 4 режима загрузки;

поддержка JTAG интерфейса;

технология производства 90-нм КМОП процесс с металлизацией медью; напряжение питания ядра 1,2 В;

аппаратный модуль высокоскоростного трансивера

RocketIO MGT (только FX):

скорость передачи от 622 Мбит/с до 11,1 Гбит/с; 8b/10b, 64b/66b кодер и декодер;

поддержка объединения каналов; формирование и проверка CRC;

программируемый передающий предварительный корректор; программируемый компенсатор на приеме;

детектирование наличия/отсутствия сигнала на приеме; драйвер режима ожидания на передаче; динамическая реконфигурация модуля;

ядро RISC процессора фирмы IBM PowerPC 405 (только

FX):

работа на частоте до 450 МГц; пятиступенчатый конвейер данных; 16 кБ кэш инструкций; 16 кБ кэш данных;

контроллер доступа к блочной памяти кристалла; возможность настройки отношения рабочих частот процессора и процессорной шины;

дополнительный интерфейсный модуль (APU), обеспечивающий высокоскоростной обмен данными между процессором PowerPC 405 и сопроцессором, реализованным на логике:

*может работать на разных тактовых частотах;

*поддерживает автономные инструкции: нет остановов конвейера;

*32-битные инструкции и 64-битные данные; трехрежимный Ethernet MAC модуль (только FX):

204

совместимость со стандартом IEEE 802,3; 10, 100 и 1000 Мбит/с;

поддерживает автоопределение режима работы; фильтрация принимаемых адресов;

единое решение для 1000 Base-X совместно с модулем

RocketIO MGT;

поддержка нескольких физических интерфейсов PHY через ресурсы ввода/вывода; отдельные интерфейсы на приеме и передаче для сбора статистической информации;

поддержка пакета JUMBO; три интерфейса управления.

Преимущества ПЛИС фирмы Xilinx:

высокая производительность при системных частотах до

500 МГц;

большая ресурсоемкость (в кристалле Xilinx более 10 млн системных вентилей); гибкость архитектуры;

205

возможность верификации через JTAG и непосредственного программирования в системе;

исчерпывающий ассортимент кристаллов Xilinx;

быстрая компиляция и недорогие инструменты проектирования.

Всего ПЛИС, изготавливаемые по различным технологиям, помимо фирмы Xilinx, выпускают более 10 производителей во всем мире, наиболее известными из которых являются фирмы Altera, Lattice Semiconductor, Actel и Atmel (США).

Для удовлетворения различных системных требований корпорация Altera предлагает CPLD и FPGA, которые представляют собой устройства от простейших логических стыков до SOPC. Требованиям современных комплексных систем удовлетворяют FPGA новых семейств корпорации Altera. Приборы с высокой плотностью семейства Stratix, дешевые устройства семейства Cyclone, приборы со встроенными процессорами семейства Excalibur и приборы со встроенными приемопередатчиками семейства Stratix GX получили самое широкое признание в радиоэлектронной промышленности. Приборы HardCopy корпорации Altera представляют собой решение для производителей, чьи объемы производства постоянно меняются, и которые стремятся унифицировать свои изделия, снизив таким образом риск и затраты, неизбежные при использовании заказных ИС (ASIC).

Программные средства разработки – корпорация Altera включает в свою простую в использовании среду разработки Quartus II программное обеспечение от таких мировых лидеров как Mentor Graphics, Synopsis и Synplicity. Недавняя интеграция SOPC Builder

в среду Quartus II и новые возможности DSP Builder дали в руки разработчикам мощнейший аппаратный и программный комплекс для проектирования устройств на основе SOPC.

Интеллектуальная собственность (IP) – собственный процессор Nios корпорации Altera – единственное программное ядро среди десятка лучших процессоров, которое наиболее широко используется системными проектировщиками сегодня. В дополнение к процессору Nios, корпорация Altera предлагает большое количество комплексных IP функций системного уровня, оптимизированных для приборов корпорации Altera. Эта библиотека IP ядер содержит частные и залицензированные ядра, что дает возможность разра-

206

ботчикам дифференцировать их конструкции и эффективно формировать законченное системное решение на одном программируемом кристалле. Разработанные, перепроверенные и залицензированные корпорацией Altera функции Altera MegaCore® обеспечивают разработчиков широким набором функций от ведущих/целевых PCI интерфейсов до фильтров с конечной импульсной характеристикой (FIR). Интеллектуальную собственность можно получить через программу Altera Megafunction Partners Program (AMPP), которая подразумевает заключение договора между корпорацией Altera и разработчиками с целью оптимизации и разработки новых функций.

Но наиболее близкую по тематике НИЯУ МИФИ, продукцию, ориентированную на применение в областях, связанных с ядерной физикой и космическими технологиями, предлагает фирма Actel (MicroSemi), США. Она предлагает широкий выбор ПЛИС, выпускаемых по технологиям Antifuse и Flash, обладающих уникальными свойствами по сравнению с ПЛИС других производителей. Эти ПЛИС обладают низким энергопотреблением, высоким быстродействием, очень хорошими показателями по надежности и радиационной стойкости, благодаря чему занимают ведущее место в мире по использованию в специальных применениях.

Развитее этих двух независимых направлений (технологий) в Actel (MicroSemi) позволяет иметь два взаимодополняющих больших семейства:

•однократно программируемые ПЛИС изготовленные по технологии Antifuse, имеющие высокую радиационную стойкость, отсутствие сбоев конфигурации под воздействием радиации, но требующие из-за того, что они однократнопрограммируемые, – процесса прототипирования (т.е. отработки конфигурации в других, многократнопрограммируемых кристаллах ПЛИС);

•многократно программируемые ПЛИС, изготовленные по технологии FLASH, обладающие свойствами перепрограммируемости, отсутствием этапов прототипирования и относительно низкой радиационной стойкостью –для низких

орбит или миссий, где отсутствуют такие мощные факторы, как радиационные пояса Земли (РПЗ).

Основной особенностью для любой ПЛИС, изготовленной как по Antifuse, так и по Flash-технологиям является готовность к рабо-

207

те непосредственно после подачи питания на ПЛИС. Для них не требуется процедура загрузки конфигурации. Диаграмма процесса включения ПЛИС разных технологий приведена на рис. 5.4.

Рис. 5.4. Временная диаграмма процесса включения и перехода в работоспособное состояние для ПЛИС различных технологий

Коротко рассмотрим особенности ПЛИС, использующих Antifuse технологию. Типов таких ПЛИС достаточно много, но все они обеспечивают свои высокие эксплуатационные свойства благодаря нескольким основным техническим решениям.

А. Во всех ПЛИС применяется одинаковая технология, отличающаяся от применяемых в большинстве случаев технологии с “пережигаемыми” перемычками. Сравнение технологий приведено на рис. 5.5.

Рис. 5.5. Сравнение технологий однократного программирования

208

Как можно видеть на рисунке, при использовании “плавких” перемычек при подаче импульсов программирования перемычка между двумя металлическими шинами уничтожается, возникает высокоомная область. При радиационных воздействиях существует вероятность возникновения между двумя металлическими шинами проводящей области, что приведет к потере информации (ее изменению) и, следовательно, к невосстанавливаемому изменению конфигурации ПЛИС и потери ею функциональности. В случае Antifuse технологии даже возникновение прямого пробоя не приведет к изменению состояния перехода в матрице соединений, что обеспечивает наряду с большой толщиной поликремния в исходном состоянии высокую радиационную стойкость.

Б. Использование специальных схемотехнических решений для повышения устойчивости к воздействию частиц с высокой удельной линейной передачи энергии (LET), что влияет на изменение логических состояний триггеров (“сбои”), приводит к возникновению коротких импульсов тока в цепях ПЛИС и может привести даже к катастрофическим отказам микросхем (“защелкивание”) и т.д.

Рассмотрим этот подход на примере триггера-“защелки”, являющегося основой практически любого триггера, используемого в ПЛИС. На рис. 5.6 показана схемотехника типового триггера.

Рис. 5.6. Схема типового триггера-“защелки”

Вэтом триггере появление помехи, в том числе и в результате прохождения частицы с большой величиной LET, приведет к изменению состояния триггера, т.е. возникнет “сбой”.

Впродукции фирмы Actel используется другое, более сложное, схемотехническое решение, пример которого приведен на рис. 5.7.

209