Гляненко Современная електронная елементная база в приборах 2012

тать с немного большими или немного меньшими напряжениями питания.

Так же, как и у ЭСЛ-схем, логические уровни сигналов ЭСЛсхем с положительным напряжением питания привязаны к потенциалу шины VEE, так что высокому уровню сигналов в этих схемах соответствует напряжение, примерно равное VCC - 0,9 В, а низкому уровню — напряжение, примерно равное VCC -1,7 В, или около 4,1 и 3,3 В соответственно при номинальном напряжении питания VEE = 5 В. Так как эти уровни привязаны к значению VCC, они смещаются вверх и вниз при любых изменениях VCC. Таким образом, при проектировании устройств на ЭСЛ-схемах с положительным напряжением питания особенно пристального внимания требует разводка питания, чтобы предотвратить появление помех на шине VCC, искажающих логические уровни сигналов, передаваемых и получаемых этими схемами.

Вспомним теперь, что с выходов ЭСЛ-схем можно снимать дифференциальные сигналы, а у самих схем могут быть дифференциальные входы. Дифференциальный вход относительно слабо реагирует на напряжение, одновременно действующее на обоих входах, и чувствителен только к разности напряжений на них. Поэтому при использовании ЭСЛ-схем с положительным напряжением питания для ослабления влияния помех, упомянутых в предыдущем абзаце, довольно эффективно можно применять дифференциальные сигналы.

Вполне естественно обеспечить КМОП-схемы дифференциальными входами и выходами, совместимыми с ЭСЛ-схемами с положительным питанием, позволяя тем самым осуществлять прямое сопряжение между КМОП-схемами и такими устройствами, как волоконно-оптический приемопередатчик, которому требуются уровни сигналов ЭСЛ-схем с положительным или отрицательным напряжением питания. Сегодня, когда КМОП-схемы переходят на 3,3-вольтовое питание, стало возможным создание ЭСЛ-подобных дифференциальных входов и выходов, у которых логические уровни привязаны к напряжению питания 3,3 В, а не к 5 В. Разработанные серии микросхем с питанием 3,3 В получили название низковольтных ЭСЛ-схем или иначе, LVPECL. В табл. 3.2 приведены сравнительные характеристики.

161

LVPECL, PECL и ECL — это все технологии с дифференциальным методом передачи данных, что чрезвычайно важно с точки зрения организации связей быстродействующих компонент либо расположенных в одном узле, либо узлов (плат) между собой. Многие быстродействующие электронные компоненты (компараторы, АЦП и т.д.) имеют выходы, которые реализованы с применением этих технических решений. Поэтому, основные свойства этих типов цифровых микросхем рассмотрим в следующем разделе, посвященном интерфейсам.

Дальнейшим развитием современных ECL-технологий является появление ориентированного на сверхскоростную обработку сигналов семейства ECLinPS LiteE Single Gate ECL, отличающегося наличием микросхем, содержащих всего один логический элемент или триггер в миниатюрном корпусе, благодаря чему достигается оптимальное расположение линий связи между элементами в схеме (на печатной плате) и, как следствие этого, реальное повышение быстродействия (задержка распространения сигнала до 275 пс, скорость счета для триггеров – более 2 ГГц). Эти ИС совместимы по своим уровням сигналов с традиционными (семейства 10H и

162

100K). Кроме того, семейства MC10EP и MC100EP поддерживают напряжение питания 3,3 В. Широкая номенклатура таких ИС вы-

пускается фирмами ON Semiconductors и Micrel.

3.3. Цифровые интерфейсы

Как было отмечено ранее, LVPECL, PECL и ECL удобны для организации цифровых интерфейсов в устройствах и системах, требующих высоких скоростей обмена информацией. Схемотехнически очень близки к структурам PECL (LVPECL), микросхемы стандарта CML (Current Mode Logic) – токовая логика. К этому же классу цифровых микросхем относится другой “молодой” стандарт – LVDS. На рис. 3.8 показано сравнение выходных каскадов для микросхем различных типов PECL и CML.

Рис. 3.8. Выходные каскады PECL (слева) и CML (справа)

На рис. 3.9 показана типовая схема интерфейса на микросхемах типа LVPECL.

163

Продолжение табл. 3.3

Приемник

На рис. 3.10 показана типовая схема интерфейса на микросхемах типа CML (показана только выходная часть передатчика CML).

Рис. 3.10. Организация связи для CML

Как следует из самого названия, логические схемы на переключателях тока (CML) имеют выходной буфер, переключающий ток (рис. 3.10). Ключи типичного выходного каскада нагружены на резисторы 50 Ом и подтянуты к VCC. Выходное напряжение сдвига передатчика CML может быть, в принципе, подтянуто или к VCC, или к земле, но обычно подтянуто к VCC и имеет напряжение сдвига приблизительно равное VCC — 0,2 В, которое выше, чем у передатчиков LVDS или LVPECL. На стороне приемника подключаются “удаленные” оконечные резисторы 50 Ом, что позволяет обеспечить размах дифференциального сигнала 400 мВ. Часто

165

встречаются приемники со встроенными “удаленными” оконечными резисторами 50 Ом. В табл. 3.4 приведены основные характеристики CML-логики.

Еще один перспективный и распространенный интерфейс для скоростной передачи данных – LVDS.

Низковольтная дифференциальная передача сигналов (англ. Low-voltage differential signaling или LVDS) – способ передачи электрических сигналов, позволяющий передавать информацию на высоких частотах при помощи дешевых соединений на основе медной витой пары. Начиная с 1994 г. низковольтная дифференциальная передача сигналов используется в компьютерной индустрии, где нашла широкое применение для создания высокоскоростных компьютерных сетей и компьютерных шин. Стандартизовано как ANSI/TIA/EIA-644-A в 2001 г.

Отличия от несимметричной передачи сигналов. При низковольтной дифференциальной передаче, для передачи одного сигнала используется дифференциальная пара, и это означает, что передающая сторона подает на проводники пары различные уровни напряжения, которые сравниваются на приемной стороне: для кодирования информации используется разница напряжений на проводниках пары. Передатчик направляет небольшой ток (порядка 3,5 мА) в один из сигнальных проводников, в зависимости от того, какой логический уровень надо передать. На приемной стороне ток прохо-

166

дит через резистор сопротивлением 100 ÷ 120 Ом (в зависимости от волнового сопротивления кабеля) и возвращается к отправителю по другому проводнику. В соответствии с законом Ома напряжение на резисторе будет составлять около 350 мВ. Приемная сторона определяет полярность этого напряжения для того, чтобы определить логический уровень. Такой тип передачи называется “токовая пет-

ля” (рис. 3.11).

Рис. 3.11. Токовая петля

Небольшая амплитуда сигнала, а также незначительное электромагнитное влияние проводов пары друг на друга позволяют уменьшить шумы в линии.

Небольшое синфазное напряжение (среднее напряжение между двумя проводами) обычно составляет около 1,25 В, что позволяет использовать LVDS во многих СБИС с напряжением питания 2,5 В и ниже. Как уже упоминалось, напряжение между парами составляет 350 мВ, что позволяет по сравнению с другими способами передачи сигналов значительно снизить потребляемую мощность. Например, статическая мощность, рассеиваемая на нагрузочном резисторе LVDS, составляет всего 1,2 мВт по сравнению с 90 мВт, рассеиваемыми на нагрузочном резисторе интерфейса RS-422. Без нагрузочного резистора для каждого бита данных приходилось бы нагружать и разгружать весь проводник. Использование нагрузочного резистора и высоких частот передачи приводит к тому, что бит покрывает лишь часть проводника (в процессе передачи со

167

скоростью электромагнитных колебаний в среде), что является более энергоэффективным.

LVDS-стандарт. LVDS–интерфейс описывается двумя стандар-

тами: ANSI/TIA/EIA-644 и IEEE 1596.3, TIA-644 – общий стандарт.

Он описывает электрическую часть интерфейса – выходные и входные параметры приемника. Стандарт не включает в себя функциональное описание, протокол обмена или полные характеристики кабеля, поскольку все это зависит от приложения.

В табл. 3.5 приведены основные электрические параметры LVDS-интерфейса.

Стандарт определяет рекомендуемую максимальную скорость передачи 655 Мбит/c (при определенных граничных условиях) и теоретическую скорость 1923 Мбит/c (при использовании линии с нулевыми потерями). Максимальная скорость передачи определяется в зависимости от требуемого качества сигнала на приемном конце и типа и длины используемой среды передачи.

Таблица 3.5

Основные электрические параметры LVDS–интерфейса

Стандартом также определяются минимальные граничные требования к среде передачи, поведение приемника и передатчика при выходе параметров за граничные значения и ряд таких конфигурационных определений, как работа на несколько приемников.

168

LVDS – не единственная используемая дифференциальная система. Но она остается единственной, сочетающей в себе высокие скорости и небольшое рассеивание энергии.

LVDS стала популярна в конце 90-х гг. XX в. До того времени компьютеры были слишком медленны, чтобы требовать столь высоких скоростей передачи данных, и использовали большое количество проводников. Однако пользователи мультимедиа и суперкомпьютеров проявили широкий интерес к данной системе, так как они нуждались в передаче больших объемов данных на расстояния порядка нескольких метров.

LVDS используется в таких компьютерных шинах, как

HyperTransport, FireWire, PCI Express, Serial ATA и RapidIO. Также поддерживается в SCSI, начиная с версии Ultra–2 SCSI, для увеличения допустимых длин проводов и скоростей.

Многоточечный LVDS. Когда скорости последовательной передачи не хватает, данные могут передаваться параллельно по нескольким парам LVDS для каждого бита или байта (например, как в PCI Express или в HyperTransport). Такая система называется шиной LVDS (bus LVDS, BLVDS). Стандартные передатчики рассчитаны на использование в соединениях точка–точка, но для использования в многоточечных шинных системах модифицированные передатчики имеют большие выходные токи, которые могут нагружать несколько терминирующих резисторов. Существуют стандарты на подобные системы: BLVDS и LVDM (от Texas Instruments). Также существует стандарт TIA–899 Multipoint LVDS

(MLVDS), который используется в AdvancedTCA. MLVDS имеет два типа приемников. Тип 1 практически совместим с LVDS и использует порог в 0 В. Тип 2 использует порог в 100 мВ, чтобы избегать различных ошибок, например незамкнутые и короткозамкнутые цепи.

Для наиболее популярных интерфейсов уровни логических сигналов достаточно сильно различаются. Сводные данные по скоростным интерфейсам приведены на рис. 3.12.

169