Гляненко Современная електронная елементная база в приборах 2012

Таким образом получается задержка, которая больше задержки основной цепи. В устройстве, подобном показанному на рис. 2.9,

задержка на соответствующих выводах равна (1+F) Tb, где F– дробное число. Благодаря симметрии матрицы, можно сделать вывод, что сдвиг задержки равен F Tb :

Tb F=Tb [1+F]- Tb.

Временной шаг такой матрицы Tbin=Ta-Tb=Tclk/A-Tclk/B.

Если требуемый размер временного шага является частью F задержки базовой цепи матрицы, то соотношение между A, B и F может быть выражено следующим образом:

Tbin= (Tclk/B)/F=Tclk/A-Tclk/B, A=B F/(F+1),

где A, B и F – целые числа.

В этой архитектуре временные шаги получаются из небольшого различия между относительно большими задержками двух задерживающих элементов в последовательных ЦУЭЗ. Любая неодно-

111

родность этих задержек будет усугубляться матрицей и будет давать в результате значительное ухудшение временного разрешения. Следовательно, необходимо тщательное проектирование и расчет топологии элементов задержки для достижения наилучшего соответствия, которое только возможно.

Одним из минусов этой схемы является ее неспособность выдавать число шагов в виде показателя степени с основанием 2. Это означает, что полученное измерение будет не в двоичном формате (1/2N), а в единицах 1/(B F). Поэтому необходимо использовать специальный декодер, который переводит этот код в двоичный.

Подобный метод в своих БИС для время-цифровых преобразователей использует фирма ACAM Messelectronic. Эти БИС представляют собой интегральные схемы для высокоточного измерения временных интервалов без каких-либо аналоговых компонентов. Это стало возможным благодаря инновациям последних лет в полупроводниковой технологии. Большое быстродействие, достигнутое в КМОП-технологии позволило реализовать такие ВЦП с пикосекундным разрешением. Сегодня возможно создать интегрированную систему на одном кристалле, что обеспечит снижение энергопотребления, уменьшение габаритов и снижение цены устройства.

Цифровые ВЦП этой фирмы можно разделить на две группы: с абсолютным временем задержки, и с относительным временем задержки.

ВЦП первого типа используют абсолютное время распространения сигнала через логические элементы для квантования временных интервалов. Другими словами, определяется, сколько задержек инверторов содержится в измеряемом интервале (см. рис. 2.2). Изощренная схема начальной установки, резервирование элементов схемы и специальные методы разработки топологии БИС ВЦП позволяют точно реконструировать число базовых временных интервалов. Разрешение сильно зависит от каскадов задержки на чипе. Разрешение в диапазоне 14 – 100 пс может быть получено соответствующей конфигурацией измерительного ядра в современном КМОП-процессе. К сожалению, задержка распространения сигнала сама по себе зависит от температуры и напряжения питания. Поэтому необходима калибровка. Она заключается в измерении одного или двух периодов опорного генератора. Наилучший способ – это измерение и последующая обработка в самом ВЦП.

112

Преимущества использования ВЦП с абсолютной задержкой: время задержки инверторов может точно регулироваться посредством петли ФАП. Она не зависит от напряжения питания и

температуры; хорошее разрешение на парных импульсах;

возможность регистрации многократных событий.

ВЦП с относительным временем задержки

Так как достижимое разрешение при использовании абсолютной задержки зависит от используемого технологического процесса, можно обойти это ограничение, используя относительную задержку. Как следует из названия, этот тип ВЦП измеряет разность задержек между отдельными элементами задержки, улучшая точность квантования.

Используя специальную схему инициализации, можно получить разрешение равное разности между измеряемыми временами t1 и t2, и получить значения задержки меньшие, чем задержка одного элемента. В принципе, можно получить любое разрешение, однако реально оно ограничивается ошибками квантования и другими факторами. Для современной КМОП-технологии это диапазон 10 –

15пс.

Хорошая дифференциальная нелинейность этого метода позво-

ляет использовать его в тех задачах, где это необходимо.

Во многих случаях использование ВЦП абсолютной задержки спорно или почти невозможно. Когда требуется высокая стабильность разрешения или возможность регистрации многократных событий, ВЦП с абсолютной задержкой представляют лучший вариант (ВЦП с относительным временем задержки имеют ограниченное разрешение по двойным импульсам, так как этот режим измерения требует определенного времени преобразования). В качестве примера приведем основные характеристики БИС TDC-GPX фирмы ACAM.

TDC-GPX

8-канальный ВЦП сверхвысокого разрешения размещается в корпусах TQFP100 или TFBGA120.

Основные характеристики в режиме I:

• 8 каналов с разрешением 81 пс;

113

•9 LVTTL входов, дополнительно 3 LVPECL;

•разрешение по парным импульсам 5,5 нс, 32 регистра событий, максимальная частота 182 МГц;

•запуск по нарастающему или спадающему фронту сигнала;

•измеряемый диапазон 9,8 мкс, бесконечный диапазон посредством внутреннего перезапуска сигнала СТАРТ;

•частота измерений до 10 МГц на канал и до 40 МГц на БИС.

Основные характеристики в режиме G:

•2 канала с разрешением 40 пс;

•дифференциальные LVPECL входы, дополнительно LVTTL;

•измеряемый диапазон от 0 нс до 65 мкс;

•разрешение по парным импульсам между однотипными фронтами 5,5 нс, 32 регистра событий, максимальная частота

182 МГц;

•минимальная длительность импульса 1,5 нс;

•запуск по нарастающему и спадающему фронту;

•дополнительный режим (без операций АЛУ и вывода данных во время измерения);

•частота измерений до 20 МГц на канал и до 40 МГц на БИС.

Основные характеристики в режиме R:

•2 канала с разрешением 27 пс;

•дифференциальные LVPECL входы, дополнительно LVTTL;

•измеряемый диапазон от 0 нс до 40 мкс;

•разрешение по парным импульсам 5,5 нс, 32 регистра событий, максимальная частота 182 МГц;

•запуск по нарастающему или спадающему фронту;

•дополнительный режим (без операций АЛУ и вывода данных во время измерения);

•частота измерений до 40 МГц на канал и до 40 МГц на БИС.

Основные характеристики в режиме M:

•2 канала с разрешением 10 пс (70 пс mах);

•дифференциальные LVPECL входы;

•измеряемый диапазон от 0 нс до 10 мкс;

•одно событие на старт и канал;

•запуск по нарастающему или спадающему фронту;

•дополнительный режим (без операций АЛУ и вывода данных во время измерения);

•максимальная частота измерений 500 кГц на канал;

•максимальная частота измерений 1 МГц на БИС.

114

Общие характеристики:

•перезапуск старта (кроме режима M);

•напряжение питания 3,0 — 3,6 В;

•напряжение питания ядра 2,3 — 3,6 В в зависимости от разрешения;

•шина данных: 28 бит или 2х16 бит, асинхронная с сигналами

Chipselect, Readstrobe, Writestrobe;

•максимальная частота измерений 40 МГц на БИС;

•диапазон адресов: 4 бит.

На рис. 2.10 представлена функциональная схема БИС TDCGPX.

Рис. 2.10. Функциональная схема БИС TDC-GPX

115

2.2. Вспомогательные устройства управления временными параметрами сигналов

Помимо собственно измерителей временнных интервалов и формирователей временной отметки в состав временных трактов современного физического эксперимента входят логические системы отбора событий, схемы временной задержки, формирователи синхронизирующих сигналов и т.п. В подавляющем большинстве случаев для реализации этих устройств используется быстродействующая логика. Широко известны семейства MECL10K, MECL 10H, ECLine PS, NB и др. Логические элементы этих семейств имеют задержку распространения 100 — 400 пс, тактовая частота триггеров доходит до 8 ГГц. Однако малая степень интеграции этих изделий не способствует реализации сложных систем. Ряд фирм (ON Semiconductors, Micrel, Hittite и

др.) выпускают более сложные устройства. К таковым относятся БИС цифровых управляемых задержек и формирования сигналов синхронизации. Наличие во временном тракте управляемых задержек позволяет точно согласовать все временные соотношения сигналов и при необходимости скорректировать их. В настоящее время серийно выпускаются БИС программируемых линий задержек SY100EP195В (Micrel) и MC100EP195FA (ON Semiconductors).

БИС МС100ЕР195В представляет собой микросхему программируемой задержки, предназначенной в основном для выравнивания фронтов синхронизирующих импульсов и подстройки временных задержек. Она обеспечивает регулируемую задержку дифференциальных входных сигналов в стандартах NECL/PECL. Принцип работы линии задержки основан на коммутации активных элементов задержки с временами, пропорциональными двоичному коду с шагом в 10 пс (10, 20, 40,…пс). Блок задержки содержит программируемую матрицу вентилей и мультиплексор, как показано на рис. 2.11.

116

Рис. 2.11. Структурная схема ИМС МС100ЕР195

117

Задержка в микросхеме изменяется с помощью цифрового кода ступенями по 10 пс в диапазоне до 10,2 нс. Необходимая величина задержки устанавливается по 10 входным линиям данных D[9:0] при участии управляющего сигнала LEN. Низкий уровень на входе LEN обеспечивает непосредственную передачу кода задержки в БИС по линиям D[9:0].

Перепад с низкого на высокий уровень по этому входу блокирует внутренний регистр кода задержки от поступления следующих кодов по линиям D[9:0]. Из-за наличия внутреннего мультиплексора БИС имеет фиксированную начальную задержку 2,4 нс. Имеется также возможность каскадирования отдельных БИС. Входы данных D[9:0] могут быть запрограммированы на различные уровни входных сигналов посредством надлежащей коммутации выводов VEF и VCF микросхемы для логических уровней LVCMOS, ECL, или LVTTL. Входные уровни данных в форматах LVCMOS и LVTTL доступны только при работе с входными сигналами в формате PECL. Отметим, что все компоненты семейства МС100 имеют температурную компенсацию. Основные параметры БИС МС100ЕР195 таковы:

максимальная частота входных сигналов – не менее 1,2 ГГц;

режим работы PECL: VСС = 3,0 В – 3,6В; VЕЕ = 0 В;

На рис. 2.12 показана зависимость задержки сигнала от цифрового кода для БИС МС100ЕР195.

118

Продолжение табл. 2.1

Bпрограмм. ECL задержки

ECL LVDS

Bпрограмм. ECL задержки LVDS

120