- •Методические указания
- •Лабораторная работа № 1 Введение в сапр Cadence. Схемотехническое моделирование в Virtuoso Schematic Editor
- •1.1. Цель работы
- •1.2. Домашние задания и методические указания по их выполнению
- •1.2.1. Контрольные вопросы
- •1.3. Лабораторные задания
- •Лабораторная работа № 2 Схемотехническое моделирование в симуляторе Spectre
- •Схемотехническое моделирование в симуляторе Spectre
- •2.3. Контрольные вопросы
- •Лабораторная работа № 3 «Схемотехническое моделирование в симуляторе UltraSim»
- •3.1. Цель работы
- •3.2. Домашнее задание и методические указания по его выполнению
- •3.3. Контрольные вопросы к домашнему заданию
- •3.4. Лабораторно-практические задания и методические указания по их выполнению
- •1. Начало работы в Virtuoso UltraSim и SimVision
- •2. Проверка графических результатов в SimVision для файлов *.Trn
- •3. Использование цифрового векторного файла
- •4. Проверка графиков в SimVision для файлов *.Sv
- •5. Моделирование умножителя с более высокими тактовыми частотами
- •6. Использование файла дампа изменений значений
- •7. Выполнение фонового моделирования для 16 k sram
- •8. Выполнение иерархического моделирования для 16 k sram
- •3.5. Содержание отчета
- •Библиографический список
- •Содержание
- •Методические указания
- •394026 Воронеж, Московский просп., 14
8. Выполнение иерархического моделирования для 16 k sram
8.1. Создайте новый входной файл.
cp sram16k.sp sram16k_hier.sp
8.2. Чтобы переключиться из фонового режима в иерархический режим, произведите следующее изменение в sram16k_hier.sp используя текстовый редактор.
From .usim_opt hier=0 to .usim_opt hier=1
8.3. Выполните моделирование, используя средство моделирования Virtuoso UltraSim.
ultrasim sram16k_hier.sp > sram16k_hier.out &
Ожидайте, пока идет моделирование.
8.4. Просмотрите вектор проверки результатов.
more sram16k_hier.veclog
Все выводы (DO <15> ~ DO <0>) должны быть корректными.
8.5. Проверьте полное процессорное время и использование памяти.
more sram16k_hier.out
Полное процессорное время и использование памяти могут быть найдены в конце файла. Записаны следующие строки:
CPU time usage
Maximum memory usage
8.6. Ответьте на следующие вопросы.
Насколько быстрее иерархический режим чем фоновый режим?
Насколько меньше памяти используется в иерархическом режиме?
3.5. Содержание отчета
Отчет по лабораторной работе включает в себя следующие разделы.
1. Цель и задачи лабораторной работы.
2. Листинги моделируемых файлов и нетлистов.
3. Графические зависимости, полученные при моделировании.
4. Выводы по работе.
Библиографический список
Spectre® Circuit Simulator User Guide, Version 6.0 // Cadence Design Systems, Inc., November 2004.
Сadence® Design Tools. Version 6.0, 2003, 546 с. Сadence® Analog Design Environm
Содержание
Лабораторная работа № 1 …………………………............ |
1 |
Лабораторная работа № 2 …………………………............ |
16 |
Лабораторная работа № 3 …………………………............ |
21 |
Библиографический список ………………………………. |
39 |
Методические указания
по выполнению лабораторных работ № 1-3 по дисциплине «Схемотехническое моделирование аналоговых устройств»
Составители:
Балашов Юрий Степанович
Мушта Александр Иванович
Сумин Андрей Михайлович
В авторской редакции
Подписано к изданию 2011.
Уч.- изд. л. 2,36. «С»
ФГБОУ ВПО «Воронежский государственный технический университет»
394026 Воронеж, Московский просп., 14