5. Моделирование умножителя с более высокими тактовыми частотами

Увеличьте тактовую частоту в 10 раз и наблюдайте, как работает схема, для этого выполните следующие шаги.

5.1. Создайте новые входной и векторный файлы.

cp mult16_vec.sp speed.sp

cp mult16_vec.vec speed.vec

5.2. Сделайте следующие изменения в speed.sp используя текстовый редактор.

• From .vec ‘mult16_vec.vec’ to vec ‘speed.vec’

• VCK CLK 0 PULSE (0 2.5 100n 1n 1n 99n 200n) to

VCK CLK 0 PULSE (0 2.5 10n 1n 1n 9n 20n)

• .tran 10p 200n to .tran 10p 200n

5.3. Произведите следующее изменение в speed.vec с помощью текстового редактора.

• tunit ns to tunit 0.1ns

5.4. Выполните моделирование, используя средство моделирования Virtuoso UltraSim.

ultrasim speed.sp > speed.out &

Ожидайте, пока идет моделирование.

5.5. Просмотрите вектор проверки результатов.

more speed.veclog

6. Использование файла дампа изменений значений

Средство моделирования Virtuoso UltraSim может взять файл дампа изменений значения (VCD) в качестве входных стимулов и ожидаемых выходов. Файл VCD обычно генерируется средством моделирования Verilog.

Примечание: средство моделирования также поддерживает улучшенный VCD (EVCD), цифровой ввод стимулов (обратитесь к секции “Verilog Value Change Dump Stimuli” в Virtuoso UltraSim Simulator User Guide для получения дополнительной информации).

6.1. Измените текущую директорию на mult16_vcd в каталоге примера.

cd ~/ultrasim_tutorial/mult16_vcd

6.2. Откройте mult16_vcd.vcd.

more mult16_vcd.vcd

Файл VCD был сгенерирован Verilog-XL. Отметьте, что шкала времени определена как 10 пс. Это - также единица измерения времени для файла информации о сигнале VCD.

6.3. Откройте vcd_info.

more vcd_info

Информационный файл VCD преобразовывает нотацию шины [] в файле VCD к <> в SPICE нетлисте. Таким образом, определяются контекст, вводы, выводы, и сигнальные свойства.

6.4. Откройте mult16_vcd.sp.

more mult16_vcd.sp

Обратите внимание на строку в файле, содержащую .vcd параметр.

6.5. Выполните моделирование, используя средство моделирования Virtuoso UltraSim.

ultrasim mult16_vcd.sp > mult16_vcd.out &

Ожидайте, пока идет моделирование.

6.6. Просмотрите вектор проверки результатов.

more mult16_vcd.veclog

Все выводы (P <31> ~ P <0>) должны быть корректными.

7. Выполнение фонового моделирования для 16 k sram

7.1. Измените текущий каталог на sram16k.

cd ~/ultrasim_tutorial/sram16k

7.2. Откройте sram16k.net.

more sram16k.net

Схема SRAM имеет:

• 1024x16-бит ячейки памяти;

• 10-разрядный ввод адреса (A<9:0>);

• 16-разрядный ввод данных (DI <15:0>);

• 16-разрядный вывод данных (DO <15:0>);

• вход пре-заряда (PRE) и управление записью-чтением (WR, 1 = запись, 0 = чтение).

7.3. Откройте sram16k.sp.

more sram16k.sp

Примечание: режим моделирования установлен в фоновый (hier = 0). Векторный файл sram16k.vec обеспечивает входные стимулы и ожидаемые выходные значения. В общей сложности 32 цикла записи и цикла чтения моделируются с временем окончания 3200 нс.

7.4. Выполните моделирование, используя средство моделирования Virtuoso UltraSim.

ultrasim sram16k.sp > sram16k.out &

Ожидайте, пока идет моделирование.

7.5. Просмотрите вектор проверки результатов.

more sram16k.veclog

Все выводы (DO <15> ~ DO <0>) должны быть корректными.

7.6. Проверьте процессорное время и использование памяти.

more sram16k.out

Полное процессорное время и использование памяти могут быть найдены в конце файла. Записаны следующие строки:

• CPU time usage

• Maximum memory usage