- •394026 Воронеж, Московский проспект, 14 Оглавление
- •1. Принципы организации электронных вычислительных машин 23
- •2. Функциональная организация 37
- •3. Структурная организация электронных вычислительных машин 111
- •4. Организация процессоров 157
- •5. Организация операционных устройств 206
- •6. Организация памяти электронных вычислительных машин 264
- •Введение
- •1.Принципы организации электронных вычислительных машин
- •1.1Основные факторы, определяющие принципы организации электронных вычислительных машин
- •1.2Состав устройств, структура и порядок функционирования электронных вычислительных машин
- •1.3Основные технические характеристики вычислительного комплекса
- •2.2Режимы работы электронных вычислительных машин (организация вычислительных процессов)
- •2.3Средства мультипрограммирования
- •2.4Организация системы прерываний
- •2.5Многоуровневая организация памяти электронных вычислительных машин
- •2.6Средства защиты основной оперативной памяти
- •2.7Защита информации в персональных электронных вычислительных машинах ibm pc
- •2.8Машинные элементы информации
- •2.9Представление данных в электронных вычислительных машинах
- •2.9.1Представление чисел
- •2.9.2 Представление текстовой информации и логических значений
- •2.10 Форматы команд и машинные операции
- •2.11 Способы адресации информации в памяти электронных вычислительных машин
- •2.12 Организация адресного пространства внешней памяти. Виртуальная организация памяти
- •2.13 Особенности архитектуры персональных электронных вычислительных машин типа ibm pc
- •3.Структурная организация электронных вычислительных машин
- •3.1Понятие структурной организации электронных вычислительных машин
- •3.2Классы устройств электронных вычислительных машин
- •3.3Магистрально-модульный принцип построения электронных вычислительных машин. Понятие интерфейса
- •3.4Типовые конфигурации (структуры) однопроцессорных вычислительных комплексов
- •3.5Структуры мультипроцессорных и мультимашинных вычислительных комплексов
- •3.5.1Многомашинные вычислительные комплексы
- •3.5.2Мультипроцессорные вычислительные комплексы
- •3.5.3Мультипроцессорный вычислительный комплекс с раздельной памятью
- •3.6Нейрокомпьютеры
- •4.Организация процессоров
- •4.1Цикл выполнения команд
- •4.2Конвейерная организация процессоров
- •4.3Особенности организации современных процессоров
- •4.4 Эволюция способов организации процессоров
- •5.Организация операционных устройств
- •5.1Принцип микропрограммного управления (функциональная организация операционных устройств)
- •5.2Средства описания функций операционных устройств
- •5.3Структурная организация операционных устройств
- •5.4Функция и структура операционного автомата
- •5.5Организация работы операционных устройств во времени
- •5.6Структурный базис операционного автомата
- •5.7Организация операционного автомата
- •5.8Понятие микропроцессора
- •5.9Организация управляющего автомата
- •5.9.1Организация управляющего автомата с программируемой логикой управления
- •5.9.2Укрупненная структура управляющего автомата с программируемой логикой
- •5.9.3Управляющие автоматы с жесткой логикой управления
- •5.9.4С равнение характеристик управляющих автоматов с программируемой и жесткой логикой
- •6.Организация памяти электронных вычислительных машин
- •6.1Основные понятия
- •6.2Организация и основные характеристики запоминающих устройств
- •6.3Классификация запоминающих устройств
- •6.4Организация памяти первого уровня
- •6.5Организация адресных (сверхоперативных) запоминающих устройств
- •6.6Запоминающие устройства с ассоциативной организацией
- •6.7Организация кэш–памяти на основе ассоциативного запоминающего устройства (кэш с ассоциативной организацией)
- •6.8Организация стековых (магазинных) запоминающих устройств
- •6.9Организация памяти второго уровня (основной оперативной памяти)
- •6.10Организация памяти третьего уровня (внешней памяти)
- •6.10.1Классификация и основные характеристики внешних запоминающих устройств
- •6.10.2Организация накопителей на магнитных дисках
- •6.10.3 Организация накопителей на магнитной ленте
- •6.10.4 Организация оптических дисков
- •Библиографический список
5.9.2Укрупненная структура управляющего автомата с программируемой логикой
В общем случае (без деталей) УА с ПЛ строится (состоит) из трех составляющих: схемы формирования адреса следующей МК, ПЗУ и блока формирования управляющих сигналов для ОА (рисунок 5.26)
Рисунок 5.26 – Укрупненная структура УА
Схема адресации выполняется в виде БИС управления (например К1804 ВУ1, ВУ3), ПЗУ – на основе БИС ПЗУ.
ОА также выполняется в виде отдельных БИС – БИС МПЭ (микропроцессорных элементов).
Рисунок 5.28 – Конвейерная организация работы ОУ
Все эти БИС и входят в состав МПК БИС.
Рисунок 5.27 – Временная диаграмма
Что касается третьего блока, то здесь возможны разные варианты реализации - в зависимости от способа организации работы ОУ во времени. В простейшем случае используется последовательная организация работы ОА и УА (временная диаграмма – рисунок 5.27). Как видно из временной диаграммы, адрес МК не должен меняться в течение такта работы ОУ. Следовательно, он должен фиксироваться в буферном регистре адреса РА по фронту сигнала синхронизации С. Буферный РА в этом случае входит в состав блока (схемы) адресации. Продолжительность такта при последовательной организации определяется:
T = TУA + TOA. (5.12)
Для уменьшения Т можно использовать конвейерную организацию работы ОУ:
Tk = max (TУА, ТОА). (5.13)
В этом случае работа ОА и УА совмещаются во времени (временная диаграмма – рисунок 5.26).
В течении такта Тк микрокоманда не должна изменяться, поэтому в состав УА в этом случае необходимо ввести буферный (конвейерный) регистр МК (РМК), в который МК заносится по фронту сигнала синхронизации С. В этом случае буферный регистр РА не потребуется.
Занесение результатов МО в память S ОА в этом случае (при конвейерной организации) производится по спаду сигнала С (т. е. по ).
Продолжительность работы УА определяется выражением:
ТУА = ФА + ПЗУ + РМК (формирование адреса выборка из ПЗУ, занесение в РМК);
и ОА: ТОА = МО + рез. (выполнение МО, занесение результата в S ОА).
Максимальное из них определяет продолжительность такта Тк (5.13).
Следует отметить, что дешифрация поля Y МК обычно осуществляется не в блоке формирования сигналов ym УА, а в ОА, т. е. в БИС МПЭ. Такая организация эффективна, т. к. количество входов у дешифратора m, а выходов M = 2m (y1, … ym) и, следовательно, количество проводников, связывающих ОА с УА уменьшается с 2m до m (и количество выходов на корпусе БИС МПЭ). В результате в блоке формирования сигналов ym остается один буферный РМК.
Недостатки конвейерной организации: потери времени на старт (рестарт) конвейера при выполнении условных и безусловных переходов в микропрограмме. В случае альтернативного перехода из ПЗУ должна извлекаться либо одна МК (по СМК), либо другая (по А перехода), т. е.
в соответствии с выражением (5.11). Но на этапе выборки из ПЗУ извлекается только одна МК. Как быть, если не та МК? Начать сначала, с выборки нужной МК:
Здесь В – выборка МК (в РМК), Р – реализация МК (в ОА), 0 – пустой для ОА такт (рестарт конвейера).
Если разветвлений в микрокоманде не очень много, то потери времени небольшие, если много – то потери ощутимые, что снижает быстродействие.
Выход: выбирать в i-ом такте сразу две МК, а использовать только одну из них, в зависимости от условия перехода. Для этого ПЗУ в УА должно иметь два адресных входа и два информационных выхода (двухпортовые ПЗУ): на один адресный вход подается адрес из СМК, на другой – адрес перехода А (из РМК). Другой вариант – использовать два ПЗУ (с одинаковой информацией): одно используется для выбора одной МК, другое для выбора альтернативной МК (если нет двхпортового ПЗУ).