- •394026 Воронеж, Московский проспект, 14 Оглавление
- •1. Принципы организации электронных вычислительных машин 23
- •2. Функциональная организация 37
- •3. Структурная организация электронных вычислительных машин 111
- •4. Организация процессоров 157
- •5. Организация операционных устройств 206
- •6. Организация памяти электронных вычислительных машин 264
- •Введение
- •1.Принципы организации электронных вычислительных машин
- •1.1Основные факторы, определяющие принципы организации электронных вычислительных машин
- •1.2Состав устройств, структура и порядок функционирования электронных вычислительных машин
- •1.3Основные технические характеристики вычислительного комплекса
- •2.2Режимы работы электронных вычислительных машин (организация вычислительных процессов)
- •2.3Средства мультипрограммирования
- •2.4Организация системы прерываний
- •2.5Многоуровневая организация памяти электронных вычислительных машин
- •2.6Средства защиты основной оперативной памяти
- •2.7Защита информации в персональных электронных вычислительных машинах ibm pc
- •2.8Машинные элементы информации
- •2.9Представление данных в электронных вычислительных машинах
- •2.9.1Представление чисел
- •2.9.2 Представление текстовой информации и логических значений
- •2.10 Форматы команд и машинные операции
- •2.11 Способы адресации информации в памяти электронных вычислительных машин
- •2.12 Организация адресного пространства внешней памяти. Виртуальная организация памяти
- •2.13 Особенности архитектуры персональных электронных вычислительных машин типа ibm pc
- •3.Структурная организация электронных вычислительных машин
- •3.1Понятие структурной организации электронных вычислительных машин
- •3.2Классы устройств электронных вычислительных машин
- •3.3Магистрально-модульный принцип построения электронных вычислительных машин. Понятие интерфейса
- •3.4Типовые конфигурации (структуры) однопроцессорных вычислительных комплексов
- •3.5Структуры мультипроцессорных и мультимашинных вычислительных комплексов
- •3.5.1Многомашинные вычислительные комплексы
- •3.5.2Мультипроцессорные вычислительные комплексы
- •3.5.3Мультипроцессорный вычислительный комплекс с раздельной памятью
- •3.6Нейрокомпьютеры
- •4.Организация процессоров
- •4.1Цикл выполнения команд
- •4.2Конвейерная организация процессоров
- •4.3Особенности организации современных процессоров
- •4.4 Эволюция способов организации процессоров
- •5.Организация операционных устройств
- •5.1Принцип микропрограммного управления (функциональная организация операционных устройств)
- •5.2Средства описания функций операционных устройств
- •5.3Структурная организация операционных устройств
- •5.4Функция и структура операционного автомата
- •5.5Организация работы операционных устройств во времени
- •5.6Структурный базис операционного автомата
- •5.7Организация операционного автомата
- •5.8Понятие микропроцессора
- •5.9Организация управляющего автомата
- •5.9.1Организация управляющего автомата с программируемой логикой управления
- •5.9.2Укрупненная структура управляющего автомата с программируемой логикой
- •5.9.3Управляющие автоматы с жесткой логикой управления
- •5.9.4С равнение характеристик управляющих автоматов с программируемой и жесткой логикой
- •6.Организация памяти электронных вычислительных машин
- •6.1Основные понятия
- •6.2Организация и основные характеристики запоминающих устройств
- •6.3Классификация запоминающих устройств
- •6.4Организация памяти первого уровня
- •6.5Организация адресных (сверхоперативных) запоминающих устройств
- •6.6Запоминающие устройства с ассоциативной организацией
- •6.7Организация кэш–памяти на основе ассоциативного запоминающего устройства (кэш с ассоциативной организацией)
- •6.8Организация стековых (магазинных) запоминающих устройств
- •6.9Организация памяти второго уровня (основной оперативной памяти)
- •6.10Организация памяти третьего уровня (внешней памяти)
- •6.10.1Классификация и основные характеристики внешних запоминающих устройств
- •6.10.2Организация накопителей на магнитных дисках
- •6.10.3 Организация накопителей на магнитной ленте
- •6.10.4 Организация оптических дисков
- •Библиографический список
5.6Структурный базис операционного автомата
Структурный базис ОА – это набор, перечень структурных элементов (электронных узлов), которые можно использовать для построения ОА. В этот перечень входят структурные элементы трёх типов (функционально полный набор элементов):
– комбинационные схемы (КС) различного назначения. Используются для реализации МО и формирования осведомительных сигналов (для реализации множества X, Y);
– регистры: используются для хранения элементов (слов) информации (для реализации множества S);
– шины: используются для передачи информации (связи) между элементами структуры. ОА на уровне КС, регистров, шин изображается графически в виде функциональных схем.
1. Комбинационные схемы строятся на основе логических элементов (ЛЭ). Типичные примеры КС: двоичный сумматор, сдвигатель, набор элементов И и т. п. На структурных схемах КС принято обозначать при помощи УГО – условных графических обозначений: ГОСТ 2.708-81, 2.743-82. Примеры УГО для некоторых КС представлены на рисунке 5.11. Здесь SM – сумматор, DC – дешифратор, CD – шифратор, SH – сдвигатель.
Рисунок 5.11
Для обозначения КС можно использовать и другие фигуры: прямоугольник, окружность и т. п. (рисунок 5.12). Следует отметить, что для одноимённых интегральных схем используются другие УГО.
О сновные технические характеристики КС: затраты оборудования и быстродействие.
Затраты оборудования оцениваются количеством ЛЭ, или по Квайну – суммарным количеством входов ЛЭ.
Быстродействие КС характеризуется временем распространения сигналов от входа до выхода, т.е. задержкой распространения сигналов: Ткс = nТлэ, где Тлэ – задержка одного ЛЭ, n – количество уровней ЛЭ. Если КС построена на основе булевских выражений, представленных в ДНФ, то n=2 (двухуровневая КС).
2. Регистр – совокупность запоминающих элементов (триггеров), предназначенная для хранения элемента (слова) информации.
Обозначение регистра – регистр для хранения слова А:
в ход
1 А k
выход
Для обозначения регистров обычно используется такое же имя, как и у слова. Если регистров много, их можно нумеровать, и тогда они превращаются в массив, например, в регистры общего назначения – в локальную память.
3. Шина – это совокупность целей, служащих для передачи k–разрядного слова информации. Шина описывается аналогично словам: А(1:K). На структурных схемах шины обозначаются одной линией:
A(1:k)
1 2 ... k
Шина, как совокупность проводников, используется для неуправляемой передачи информации. С целью управления процессом передачи в шину встраиваются средства управления – ключи (вентили), которые реализуются на основе двухвходовых элементов И (рисунок 5.13). Работа управляемой шины описывается микрооперацией вида: В:= 0, если yi=0, или В:= A, если yi=1, где yi – управляющий сигнал (импульс).
a 1 & b1
…
a2 & bn
yi
Управляемая шина обозначается следующим образом:
А В или А В
n yi n yi
Управляемая шина вносит задержку в распространение сигналов:
Тш = Тэл.ц. + Ти, (5.5)
где Тэл.ц. – задержка сигнала в электрических цепях (зависит от длины цепей), Ти – задержка элемента И.
Мультиплексор (цифровой коммутатор) – совокупность управляемых шин с одним общим выходом:
ВЫХ: = А, если yА=1;
ВЫХ:=В, если yВ=1; (5.6)
BЫХ:=С, если yС=1;
ВЫХ:= 0, если yА,В,С= 0.
Обозначение мультиплексора на структурных схемах:
А n
В ВЫХ
С
Мультиплексор используется для коммутации одного из входов с единственным выходом. Другими словами, для приёма информации от различных источников информации: А, В или С в различные моменты времени. Поскольку управляющие сигналы мультиплексора вырабатываются в соответствии с выражением (5.6), т.е. либо один из них, либо ни одного, то в состав мультиплексора можно ввести дешифратор, на который подаётся номер коммутируемого входа. Мультиплексор, как ИС, обычно реализуется в одном корпусе вместе с дешифратором. Обозначение ИС мультиплексора:
1
2 MS ВЫХ
3
4
№ВХ
Мультиплексор строится на базе элементов И, ИЛИ. Логическая схема мультиплексора на два входа представлена на рисунке 5.14.
Д емультиплексор – совокупность управляемых шин с одним общим входом:
A:=BХ, если yА=1,
В:=BХ, если yВ=1, (5.7)
С:=BХ, если yС=1
О бозначение демультиплексора:
А
ВХ В
С
Поскольку сигналы обычно одновременно не должны вырабатываться, то в DMS также можно включить дешифратор, на который подаётся номер выхода. Задержка демультиплексора меньше, чем у мультиплексора (один уровень логической схемы):
ТDMS= Tэл.ц.+ Тлэ. (5.8)
Логическая схема DMS изображена на рисунке 5.15.
М агистраль – двунаправленная управляемая шина. Предназначена для объединения нескольких устройств в единое целое. Другими словами, для обмена информацией между устройствами. Строится на базе мультиплексора, который обеспечивает коммутацию передающего устройства с магистралью М: М:= А, если yА2=1, М:= В, если yВ2=1, и демультиплексора, который обеспечивает коммутацию приёмного устройства и магистрали М: А:= М, если yА1=1, В:=М, если yВ1=1 (рисунок 5.16).
Т аким образом, для обмена по магистрали необходимо одновременно вырабатывать два сигнала yai, ybj, управляющие мультиплексором и демультиплексором соответственно. Магистраль (синхронная) – простейший интерфейс. Если к магистрали подключается много устройств, то для их идентификации используют адрес, а для передачи адреса – шина адреса (ША).
Вместе с шиной данных (ШД) и шиной управления они, как известно, образуют шины единого интерфейса. Интерфейс – совокупность шин и правил обмена.