- •Лекция 1 Интегральные схемы
- •Классификация интегральных схем
- •1.1.1. Матрицы стандартных ячеек
- •1.1.2. Программируемые логические матрицы
- •1.1.3. Аналоговые матрицы (ам)
- •Классификация параметров интегральных схем
- •Лекция 2 Принципы проектирования Она всегда давала хорошие советы,хотя следовала им нечасто.
- •Классификация методов проектирования
- •Особенности проектирования ис
- •Лекция 3 Этапы проектирования ис
- •Разработка спецификации
- •Проектные процедуры процесса проектирования
- •4.1. Методология разработки
- •О подготовке кадров
- •Классификация сапр
- •4.3.1. По назначению систем
- •По способу организации информационных потоков
- •По специализации программных средств
- •По способу организации внутренней структуры сапр
- •По возможности функционального расширения системы пользователем
- •6.1. Автоматизация проектирования полузаказных бис
- •Автоматизация проектирования заказных бис
- •Лекция 7 Компонентное проектирование Подумать только, что из-за какой-то вещи можно так уменьшится,что превратиться в ничто
- •8.1. Построение математической модели бис
- •Вольт-амперные характеристики двухполюсников
- •8.2. Методы формирования математических моделей ис
- •8.2.1. Пример формирования ммс муп
- •8.3. Специфика математических моделей бис
- •8.4. Основы динамического анализа электронных схем
- •Явный метод Эйлера;
- •Неявный метод Эйлера;
- •Метод трапеций.
- •8.5. Итерационные методы решения систем нелинейных алгебраических уравнений
- •8.6. Методы решения систем линейных уравнений (слау)
- •8.6.1. «Точные» методы
- •8.6.2. Итерационные методы
- •8.6.2.1Метод простых итераций
- •8.6.2.2. Метод Гаусса-Зейделя (метод последовательных замещений)
- •9.1. Функциональные модели
- •9.1.1. Модели комбинационных схем
- •Модели последовательностных схем
- •10.1. Общие принципы логического моделирования
- •10.2. Модели сигналов
- •10.3. Компьютерные модели
- •10.4. Синхронное и асинхронное моделирование
- •10.5. Событийное моделирование
- •10.6. Риски сбоя
- •11.1. Терминология
- •11.2. Правила проектирования топологии Мида-Конвей
- •11.3. Проверка на кто
- •11.4. Проверка соответствия топологии кристалла электрической схеме
- •Лекция 12 сапр Synopsys
- •Системный уровень
- •Логический или вентильный уровень
- •Топологический уровень
11.1. Терминология
Декомпозиция (компоновка)– разбиение большого объекта на части. Декомпозиция может быть многоуровневой, т.е. может быть структурной, функциональной, логической, электрической принципиальной.
Размещение– расстановка фрагментов в прямоугольных областях наименьшей площади без перекрытий так, чтобы оставались места для проведения всех необходимых соединений.
Трассировка– проведение соединительных дорожек между фрагментами.
Размещение и трассировка выполняются вручную; автоматизировано либо автоматически в соответствии с заданными критериями – алгоритмами.
11.2. Правила проектирования топологии Мида-Конвей
Одной из основных задач, стоящих перед проектировщиками и изготовителями ИС, является уменьшение минимального расстояния, в пределах которого можно реализовать компоненты ИС. Разработчик топологии, как правило, использует параметр размераλ. Параметр λсоответствует максимальному значению смещения границы топологического элемента, которое может возникнуть при его формировании на кристалле. Технологический уровень изготовления ИС характеризуется именно этим параметром– проектной нормой.
Важным шагом на пути упрощения процесса проектирования топологии ИС явились правила, разработанные Мидом и Конвей. По сути, они являются реализацией известного метода наихудшего случая. Следуя правилам, разработчик должен быть уверен, что его проект будет реализован. При выполнении этих правил не должна измениться связность исходных графов.
Некоторые правила Мида-Конвей:
Минимальная ширина проводников.
Проводники в поликремниевых и диффузионных слоях должны иметь ширину не менее 2λ. Ширина металлических проводников должна составлять не менее 2λ, а между диффузионными и металлическими проводниками – 3λ.
Электрическое соединение проводников
Для электрического соединения проводников, расположенных в различных слоях необходимо создать контактные окна. Например, контакт металл – поликремний создаётся на участке из металлического и поликремниевого слоёв с размером 4λ×4λ, внутри которого в этих слоях создаётся контактное окно размером 2λ×2λ и т.д.
Следует отметить, что расположение отдельных базовых элементов сильно влияет на динамические характеристики элементов библиотек ИС. В свою очередь, расположение библиотечных элементов на кристалле сильно влияет на динамические характеристики ИС. Поэтому с ростом степени интеграции. возрастает роль экстракции и, соответственно, общая трудоёмкость работ.
В заключение следует отметить, что чем выше технические требования к ИС, тем сильнее взаимосвязь этапов проектирования
11.3. Проверка на кто
В процессе проектирования проверяется:
Нет ли фигур с размерами, ниже допустимого;
Не меньше ли заданного расстояния между фигурами;
Не меньше ли требуемого зазор между совмещаемыми фигурами смежных слоёв и т.д.
11.4. Проверка соответствия топологии кристалла электрической схеме
Сравнивается электрическая схема, соответствующая разработанной топологии с исходной. Из-за близкого расстояния между физическими структурами кристалла возникают паразитные элементы, например, ёмкости. Процесс обнаружения этих элементов и их параметров называется экстракцией.
Примечание: проектирование схем на МДП – транзисторах по сравнению со схемами на биполярных транзисторах является более простой задачей. Это связано, в частности, с тем, что МДП – транзистор, в отличие от биполярного, не имеет жёсткой топологической модели. На этапе схемотехнического моделирования в модели можно менять длину и ширину канала, а на этапе топологического моделирования – форму транзистора. Кроме того, между МДП – транзисторами не требуются изоляционные слои (охранные кольца).
При проектировании топологии вначале разрабатывают эскизный вариант. Для этого принципиальную электрическую схему перечерчивают таким образом, чтобы выводы располагались в необходимой последовательности, а все элементы соединялись с минимальным числом пересечений. Далее определяют число изолированных областей. Получив приемлемый эскиз, разрабатывают предварительный вариант топологии. При этом топологию вычерчивают в масштабе 100: 1; 200: 1; 500: 1 или 600: 1 с учетом всех данных, требований и ограничений, зависящих от точности воспроизведения фотолитографии, ухода геометрических размеров при диффузии и применять групповой метод компоновки элементов.
Одной из важных задач проектирования топологии интегральных микросхем является минимизация тепловой обратной связи в кристалле. Интегральные транзисторы дифференциальных пар, особенно входного каскада, стремятся располагать на одинаковых изотермах теплового поля, создаваемого мощными выходными каскадами. Иногда для уменьшения температурного дрейфа входных параметров, характеризующих электрический разбаланс, дополнительно включают транзисторы с перекрестным расположением в кристалле. При использовании на входе ОУ МДП – транзисторов применяют специальную топологию транзисторов, улучшающую их идентичность.
– Ваше Величество, они хотели….
–Ну, всё ясно – отрубите им головы.
– Я этого письма не писал. Там нет моей подписи.
– Тем хуже! Значит, ты что-то худое задумал. Иначе подписался бы!
Льюис Кэрролл, «Алиса в Стране чудес»
