Зовнішня пам'ять
Пам'ять програм і пам'ять даних може бути поширена до 64 Кбайт шляхом підключення зовнішніх БІС. Варіанти організації пам'яті в МК системі пояснює рисунок 3.2. Зв'язок ОМК із зовнішньою пам'яттю забезпечують паралельні порти Р0, Р2, Р3, що працюють у системному режимі. Особливості цього режиму будуть розглянуті далі.
Пам'ять програм повинна розташовуватися в діапазоні адрес 1000…0FFFFh, тобто доповнювати внутрішній ПЗП ОМК до 64 Кбайт (0FFFFh). Реалізація цього режиму вимагає, щоб на вході ЕА був установлений рівень логічної одиниці.
Можливий режим відключення резидентної пам'яті програм (сигнал на лінії EA дорівнює 0). У цьому випадку зовнішня пам'ять програм має обсяг 64 КБ, починаючи з нульової адреси. Використання цього режиму доцільно при налагодженні програмного забезпечення.
Простір зовнішньої пам'яті даних не залежить від розмірів резидентного ОЗП і може займати діапазон адрес з 0000 до 0FFFFh.
Особливості використання пам'яті програм і даних будуть розглянуті далі.
Пристрій керування і синхронізації
Пристрій керування (керуючий автомат) функціонує під дією зовнішніх сигналів і внутрішніх, формованих у процесі виконання команд. Пристрій керування працює за жорстким часовим циклом, обумовленим частотою внутрішнього чи зовнішнього генератора.
До зовнішніх сигналів відносяться:
XTAL1, XTAL2 – входи зовнішнього елемента, що задає частоту;
PSEN – читання зовнішньої пам'яті програм;
ALE – сигнал дозволу фіксації адреси зовнішньої пам'яті;
EA – блокування внутрішньої пам'яті програм;
RST – сигнал загального скидання; сигнали, формовані на виводах портів.
Частина сигналів на схемі (рис. 3.1) не показана: PROG – сигнал програмування, VPP – напруга програмування, VPD – вивід резервного живлення пам'яті від зовнішнього джерела.
Частота внутрішнього генератора може бути задана підключенням до його виводів XTAL1 і XTAL2 кварцового резонатора (рис. 3.3, а), LC- ланцюжка (рис. 3.3, б).
Рисунок 3.3 – Формування зовнішнього тактового сигналу
У випадку LC-ланцюжка частота синхросигналу визначається за формулою
.
При використанні зовнішнього тактового генератора його вихід підключається до входу XTAL2, а вивід XTAL1 підключається до загальної шини (рис. 3.3, в).
Пристрій керування на основі сигналів синхронізації формує машинний цикл фіксованої тривалості, яка дорівнює 12 періодам тактового генератора чи 6 станам керуючого автомата S1-S6 (рис. 3.4). Кожен стан містить дві фази Р1, Р2. У фазі Р1, як правило, виконується операція АЛП, а у фазі Р2 здійснюється межрегістрова передача.
Рисунок 3.4 – Структура машинного циклу
При частоті генератора 12 МГц машинний цикл становить 1 мкс.
Двічі за один машинний цикл формується сигнал ALE.
Машинний цикл служить в основному для внутрішнього мікропрограмного керування. Цикл виконання кожної команди складається з одного, двох чи чотирьох машинних циклів.
Початкове установлення (апаратне скидання) робиться з метою запуску чи перезапуску мікроконтролера після подачі на нього напруги живлення. Скидання здійснюється подачею на вхід RESET високого рівня й утримання його протягом не менш двох машинних циклів. Цей сигнал
може подаватися асинхронно стосовно внутрішньої частоти ОМК. Вхід RESET постійно опитуєтся мікроконтролером у момент S5P2 кожного машинного циклу. Після сигналу скидання порти введення-виводу знаходяться у незмінному стані протягом 19 періодів тактувания, після чого в проміжку між 19- і 31-м тактами переводяться в початковий
«одиничний» стан. При цьому сигналі ALE і PSEN знаходяться в неактивному (високому) стані.
За сигналом скидання основні системні регістри мікроконтролера скидаються в нульовий стан, у покажчик стека встановлюється число 7, у регістри-засувки портів Р0…Р3 записується код 0FFh, налаштовуючи Р0…Р2 на вивід даних, а Р3 - на виконання системних функцій. На зміст внутрішньої пам'яті даних сигнал RESET не впливає. При включенні живлення комірки резидентної пам'яті даних встановлюються в довільний стан.
Тривалість сигналу RESET повинна бути не менше часу, необхідного для запуску внутрішнього генератора плюс 2 машинних цикли. Час установлення генератора залежить від частоти синхронізації і характеристик кварцового резонатора. При частоті 12 МГц воно звичайно становить майже 1 мкс.
Для автоматичного рестарту мікросхеми після подачі напруги живлення до виводу RESET необхідно підключити RC-ланцюжок (рис. 3.5), що забезпечує необхідну затримку, яка дозволяє генерувати одиночний імпульс скидання.
Рисунок 3.5 – Схема формування сигналу скидання
Після зняття сигналу RESET проходить від 1 до 2 тактових періодів до їхньої активізації. При цьому мікроконтролер починає виконувати програму з адреси 0000h внутрішньої або зовнішньої пам'яті програм (залежно від рівня сигналу EA). Повторне формування сигналу RESET виконується кнопкою КН.