Тема 7. Відлагоджувальні плати фірми Xilinx
Відлагоджувальні плати для FPGA Virtex
Відлагоджувальні плати для FPGA Spartan 6
Тема 8. Технологія граничного сканування boundary-scan та її застосування для реконфігурування пліс
ТЕХНОЛОГІЯ ГРАНИЧНОГО СКАНУВАННЯ BOUNDARY-SCAN
Технологія граничного сканування (Boundary-Scan, JTAG), яка визначається стандартом IEEE 1149.1, майже два десятиліття є незамінним інструментом при тестуванні пристроїв з обмеженим доступом до виводів мікросхем. Широке застосування НВІС та багатошарових друкованих плат з мікросхемами в корпусах BGA (безкорпусні мікросхеми, або багатовиводні мікросхеми припаюються за допомогою нагріву корпусу мікросхеми, що розміщена на наперед нанесених шариках припою) і двостороннім монтажем дало новий потужний імпульс розвитку і повсюдного застосування цієї технології.
В даний час технологія граничного сканування JTAG застосовується не тільки для цифрових IEEE 1149.1, але також і аналогових (IEEE 1149.4 і IEEE 1149.6) пристроїв.
Ідея процесу полягає в тому, що в мікросхемі виділяються функціональні блоки, входи яких можна було від'єднати від решти схеми, подати задані комбінації сигналів і оцінити стан виходів блоку. Весь процес проводився виключно спеціальними командами по інтерфейсу JTAG, ніякого фізичного втручання не було потрібно. Практично всі скільки-небудь складні цифрові мікросхеми оснащуються цим інтерфейсом для:
вихідного контролю мікросхем при виробництві;
тестування зібраних друкованих плат;
прошивки мікросхем з пам'яттю;
налагоджувальних робіт при проектуванні апаратури і програмного забезпечення.
Було також розроблено стандартну мову управління цим процесом - Boundary Scan Description Language (BSDL).
Виключно широко технологія JTAG застосовується і для внутрісхемного програмування (ISP) і запису мікросхем флеш-пам'яті та ПЛІС.
Порт тестування (TAP - Test Access Port) являє собою чотири або п'ять виділених виводів мікросхеми: ТСК, TMS, TDI, TDO і (опціонально) TRST. Функціональне призначення цих ліній:
TDI (введення даних випробувань - «вхід тестових даних») - вхід послідовних даних периферійного сканування. Команди і дані вводяться в мікросхему з цього виводу по передньому фронту сигналу TCK;
TDO (вихідні дані тесту - «вихід тестових даних») - вихід послідовних даних. Команди і дані виводяться з мікросхеми з цього виводу по задньому фронту сигналу TCK;
TCK (годинник - «тестове тактування») - тактує роботу вбудованого автомата управління периферійним скануванням. Максимальна частота сканування периферійних осередків залежить від використовуваної апаратної частини і на даний момент обмежена 25 ... 40 МГц;
ТМС (тестовий режим вибору - «вибір режиму тестування») - забезпечує перехід схеми в/з режиму тестування і перемикання між різними режимами тестування.
У деяких випадках до перерахованих сигналам додається сигнал TRST для ініціалізації порту тестування, що необов'язково, так як ініціалізація можлива шляхом подачі певної послідовності сигналів на вхід TMS.
Рис. 1 – Схема підключення мікросхем
Робота засобу забезпечення інтерфейсу JTAG підпорядковується сигналам автомата управління, вбудованого в мікросхему. Стану автомата визначаються сигналами TDI і TMS порту тестування. Певне поєднання сигналів TMS і TCK забезпечує введення команди для автомата і її виконання.
Якщо на платі встановлено кілька пристроїв, що підтримують JTAG, вони можуть бути об'єднані в загальну ланцюжок. Унікальною особливістю JTAG є можливість програмування не тільки самого мікроконтролера (або ПЛІС), але і підключеної до його виводів мікросхеми флеш-пам'яті. Причому існує два способи програмування флеш-пам'яті з використанням JTAG: через завантажувач з подальшим обміном даними через пам'ять процесора, або через пряме управління виводами мікросхеми.
Приклад програматора для ПЛІС, що передбачає вивід інформації через LPT-порт приведено на рис. 2. Базовою мікросхемою є 74НС125.
|
|
Рис. 2 – Схема програматора ПЛІС по LPT-порту
Таким чином, фінальним етапом розробки комп’ютерних пристроїв на ПЛІС є ввід конфігураційних даних по інтерфейсу JTAG в ПЛІС та наступне фізичне тестування пристрою.
Список використаних джерел
Михайлов Б.М. Классификация и организация вычислительных систем: учеб. пособ. / Б.М. Михайлов, Р.Ф. Халабия. – М.: МГУПИ, 2010. – 144 с.
Воеводин В.В. Параллельные вычисления / Воеводин В.В. – СПб.: БХВ-Петербург, 2002. – 608 c.
Степанов А. Н. Архитектура вычислительных систем и компьютерных сетей / А.Н.Степанов – СПб.: Питер, 2007. – 509 c.
Мельник А. О. Архітектура комп’ютера / Мельник А. О. – Луцьк: Волинська обласна друкарня, 2008. – 470 с.
Мельник А. О. Персональні суперкомп’ютери: архітектура, проектування, застосування / А. О. Мельник, В. А. Мельник. – Львів: Вид-во Львівської політехніки, 2013. – 516 с.
Автоматизация проектирования БИС. В 6 кн.: Практ. пособие / под ред. Г.Г.Казеннова. – М.: Высш.шк., 1990.
Проектирование БИС класса «система на кристалле»: учебное пособие / [Ю.И. Бочаров, А.С. Гуменюк, А.Б. Симаков, П.А. Шевченко]. – М.: МИФИ, 2008.
Language Reference Manual IEEE Design Automation Standards Committee, Pl-29.1, D10, May 1997.
Сніжко Є.М. Моделювання та синтез дискретних систем мовою VHDL: навч.посіб. / Сніжко Є.М. ‑ Д., РВВ ДДУ, 2000. – 92с.
Проблемно-орієнтовані і спеціалізовані обчислювальні засоби високої продуктивності: Створення та застосування/ [Сліпченко М.І., Руденко О.Г. Сотніков О. М. та ін..]; за заг. ред. М.Ф. Бондаренка. – Харків: ХНУРЕ, 2011. – 492 с.
Теорія та методи створення проблемно-орієнтованих засобів високої продуктивності / [Єлаков С.Г., Зінченко О.О., Сліпченко М.І. та ін.]; за заг. ред. М.Ф. Бондаренка. – Харків: ХНУРЕ, 2010. – 400с.
Палагин А.В. Реконфигуриремые вычислительные системы / А.В. Палагин, В.Н. Опанасенко. – К.: Просвіта, 2006. – 280с.