Тема 3. Пліс фірми хilinx

ПЛІС типу CPLD

Як показано на рис. 1, CPLD складається з декількох PLD (в основному, типу GAL), виготовлених на одному кристалі із програмованою матрицю зв'язків між ними й контактами введення - виведення. Крім того, CPLD звичайно містять кілька додаткових особливостей: підтримка JTAG, інтерфейс до інших логічних рівнів (1,8 В, 2,5 В, 5 В,).

Рисунок 1. – Архітектура CPLD

Основними виробниками CPLD є: Altera, Xilinx, Lattice, Atmel, Cypress. Типові CPLD містять до 500 макрокомірок і до 10 000 вентилів.

СЕРІЯ CPLD ПЛІС ХС9500

За даними [14], структурна схема CPLD ПЛІС ХС9500 фірми Xilinx представлена на рисунку 2. Основними блоками ПЛІС є матриці логічних елементів І (FB1-FBn), швидкодіюча комутаційна матриця, контролер JTAG, контролер програмування, блоки вводу/виводу. Як видно з приведеної структури ІМС ХС9500 має три групи виводів:

• виводи JTAG-порту (стандарт IEEE Std. 1149.1) для програмування і периферійного сканування ІМС [30];

• порти введення / виводу (І/О);

• керуючі виводи: сигнал тактуючих імпульсів GCK, установки/скидання GSR, управління третім станом GTS.

До основних елементів CPLD-мікросхеми, що відповідає за реалізацію обчислювального алгоритму, відносяться блоки вводу/виводу, матриця комутації, функціональні блоки. Блоки введення/виводу, забезпечують буферизацію всіх входів і виходів ІМС, під’єднання до ніжок інтегральної схеми і можуть бути сконфігуровані як входи або виходи пристрою (мультиплексування). Кожен функціональний блок (ФБ) містить 18 макрокомірок зі структурою «36 входів - 1 вихід» і дозволяє сформувати 18 логічних функцій для будь-якої комбінації з 36 логічних змінних. Матриця перемикань (Fast Connects), розташована між блоками вводу/виводу і ФБ, забезпечує подачу на входи ФБ будь-яких вхідних сигналів пристрою і вихідних сигналів від інших ФБ, а також пересилання вихідних сигналів ФБ на блоки введення / виводу (виходи пристрою).

Рисунок 2 – Структура CPLD ПЛІС серії XC9500

Люба макрокомірка в мікросхемах серії ХС9500XL, може виконати як комбінаторну, так і регістрову (пам’ять) функцію. Структура макрокомірки спільно з програмованою матрицею логічних кон’юнкцій (елементи І, або терми), що належать ФБ приведено на рис. 3 [15]. Кожна макрокомірка має п’ять основних та чотири додаткових входи, що поступають на розподілювач термів. З матриці логічних кон’юнкцій п’ять термів, що поступають на основні входи макрокомірки можуть використовуватися як для комбінаторних функцій (АБО, ВИКЛЮЧАЮЧЕ АБО), так і для формування управляючих сигналів. Управляючими сигналами можуть бути сигнали стробування запам’ятовуючого елементу (D-тригер), його установки (Set) та скидання (Reset) та дозволу виходу. На чотири додаткових входи поступають сигнали інших макрокомірок. Призначення вхідних термів для виконання конкретної функції здійснює розподілювач термів даної комірки. Запам’ятовуючий елемент в макрокомірці може бути виконаний як D-тригер, так і як тригер-засувка, або не використовуватися.

Рисунок 3 – Структура макрокомірки CPLD ПЛІС ХС9500

В цьому випадку сигнал логічної функції пропускається мультиплексором напряму для використання іншими макрокомірками. Крім того, на кожну макрокомірку можуть приходити чотири глобальних управляючих сигнали: три тактових – GSK 1, GSK 2, GSK 3 та один скидання установки – GSR. Ці сигнали теж можуть управляти роботою тригера комірки. Блок вводу – виводу виконує функцію інтерфейсу між внутрішніми логічними сигналами і контактами мікросхеми. Кожний блок містить буфери вводу і виводу, а також схему мультиплексора цих сигналів. Вхідний буфер серії ХС9500XL [15] може працювати з сигналами 5В.

Рисунок 4 – Зовнішній вигляд мікросхеми ПЛІС ХС9572

ПЛІС всіх різновидів серії ХС9500 володіють сумісністю за виводами в однакових корпусах. Кристали цієї серії рекомендується застосовувати для реалізації логічних функцій багатьох змінних при невеликому числі тригерів, наприклад, для побудови спеціалізованих швидкодіючих дешифраторів, мультиплексорів, лічильників, арифметико-логічних пристроїв.

СЕРІЯ COOLRUNNER

Серія CoolRunner представлена множиною ПЛІС CoolRunner XPLA3 (eXtended Programmable Logic Array), що випускаються за технологією EEPROM 0,35мкм і CoolRunner-II з технологією виробництва 0,18мкм. До складу множини CoolRunner XPLA3 входять шість типів ПЛІС ємністю від 32 до 512 макрокомірка (відповідно від 800 до 12 800 еквівалентних логічних вентилів). Кристали цієї серії характеризуються такими особливостями:

- Застосування технології FZP (Fast Zero Power), що забезпечує досягнення мінімального рівня споживаної потужності в поєднанні з високою швидкодією;

- Можливість реалізації проектів з системними частотами до 200 МГц;

- Ультранизьким значення потужності, споживаної в статичному режимі (струм споживання не перевищує 100 мкА);

- Мінімальна затримка поширення сигналу від вхідного контакту до вихідного через комбінаційну логіку - 5 нс;

- Функція роздільного управління тривалістю фронтів вихідних сигналів для кожного виводу ПЛІС, що дозволяє знизити рівень перешкод на виходах кристала;

- Використання передової технології захисту конфігураційних даних від несанкціонованого копіювання та випадкового стирання;

- Розширені можливості фіксації користувальницьких висновків перед виконанням етапу реалізації (реалізації) в поєднанні з повною трасуванням проекту;

- Наявність сигналу дозволу синхронізації в кожній макрокомірці;

- Можливість асинхронного скидання або встановлення тригера макрокомірку;

- Можливість комплексного асинхронного тактування елементів проектованого пристрою з використанням 20 тактових сигналів, що формуються всередині логічного блоку, і 4 глобальних тактових сигналів, що надходять з висновків кристала;

- Забезпечення не менше 1 000 циклів перепрограмування;

- Гарантований термін зберігання запрограмованої конфігурації не менше 20 років;

- Повна підтримка протоколу периферійного сканування відповідно до стандарту IEEE Std 1149.1 (JTAG);

- Сумісність з 3,3 і 5 В- В-по логікою входу і виходу, що дозволяє використовувати ПЛІС в схемах зі змішаним живленням;

- Розширений типовий ряд використовуваних корпусів;

- Можливість перепрограмування в системі з напругою живлення 3 В;

- Сумісність виходів ПЛІС зі стандартом PCI 3,3 В;

- Напруга живлення ядра кристала становить 3,3 В;

- Все кристали володіють сумісністю за висновками при використанні однакових корпусів.

На рис. 5 представлена архітектура ПЛІС серії CoolRunner XPLA3. У структурному відношенні вона практично не відрізняється від архітектури серії ХС9500 і включає в себе блоки введення/виводу, функціональні блоки і швидкодіючу перемикаючу матрицю. Принципові відмінності полягають в способі реалізації цих структурних елементів [3].

Рисунок 4 - Архітектура ПЛІС серії CoolRunner XPLA3

До складу кожного функціонального блоку входять програмована PLA-матриця логічних кон’юнкцій і шістнадцять незалежних макрокомірок. Використання PLA-матриці дозволяє оптимізувати розподіл і спільне використання ресурсів кристала при реалізації проекту. 36 її прямих і інверсних входів, підключених безпосередньо до виходів перемикає матриці, дозволяють сформувати 48 термів, частина яких може використовуватися в якості керуючих сигналів для будь-якої макрокомірки функціонального блоку. Для використання в макрокомірках додаткових термів застосовуються спеціальні мультиплексори VFM (Variable Function Multiplexer). Кожна макрокомірка може бути налаштована для виконання як комбінаторної так і реєстрової функції, причому тригер, що входить до її складу, може бути реалізований як D - або T-тригер або як засувка. Комутація сигналів, що надходять з блоків вводу/виводу, вхідних і вихідних сигналів функціональних блоків здійснюється за допомогою перемикаючої матриці Interconnect Array (ZIA), яка забезпечує мінімізацію споживаної потужності в поєднанні з високою швидкодією.

Серія CoolRunner-II являє собою нове покоління ПЛІС з архітектурою XPLA3, що використовують технологію FZP. архітектура ПЛІС CoolRunner-II представлена на рис. 5. У порівнянні з серією Coolrunner XPLA3, кристали Coolrunner-II володіють наступними відмінностями:

- Напруга живлення ядра кристала становить 1,8 В;

- Більш висока продуктивність, що дозволяє реалізувати проекти з системними до 303 частотами МГЦ;

Рисунок 5 - Архітектура ПЛІС серії CoolRunner-II

- Оптимізована архітектура, що забезпечує підвищення ефективності процесу логічного синтезу;

- Збільшення швидкодії проектованих пристроїв за рахунок використання тригерів, тактованих фронтом і спадом сигналу синхронізації;

- Застосування вдосконаленої комутаційної матриці Advanced Interconnect Matrix (AIM) забезпечує високу швидкість перемикань при низькій споживаної потужності;

- Наявність вбудованого дільника тактового сигналу з коефіцієнтами ділення 2, 4, 6, 8, 10, 12, 14, 16;

- Використання методики CoolCLOCK, що дозволяє домогтися зниження споживаної потужності за рахунок поєднання ділення тактової частоти і при-трансформаційних змін тригерів, тактованих фронтом і спадом сигналу синхронізації;

- У блоках введення / виведення є можливість вибіркової установки у вхідних ланцюгах тригерів Шмітта, що забезпечують зниження впливу перешкод;

- Застосування технології DataGate дозволяє домогтися додаткового зменшення споживаної потужності за рахунок блокування неактуальних або що не змінюються сигналів в осередках введення / виведення;

- Можливість формування виходів з відкритим стоком;

- Розширений типовий ряд використовуваних корпусів, Chip Scale включає пакет (СКП), BGA, Fine Line BGA, TQFP, PQFP, VQFP і PLCC;

- Чотири незалежні рівня захисту конфігураційних даних від несанкціонованого копіювання, що забезпечують охорону прав інтелектуальної власності;

- Підтримка конфігурації за стандартом IEEE Std тисяча п'ятсот тридцять два;

- Можливість перепрограмування в системі з напругою живлення 1,8 В;

- Сумісність з логічними рівнями стандартів цифрових сигналів 1,5 В, 1,8 В, 2,5 В і 3,3 В дозволяє реалізовувати пристрої зі змішаним живленням.

ПЛІС серії CoolRunner-II, що характеризуються мінімальним споживанням, рекомендується використовувати, в першу чергу, для застосування в мобільних системах, з автономними джерелами живлення обмеженого ресурсу. Кристали цієї серії дозволяють реалізувати, наприклад, спеціалізовані контролери, в тому числі для організації різних інтерфейсів вводу/виводу, кодуючі і декодуючі пристрої [7].