- •Чернега в.С. Архитектура информационных систем: Конспект лекций.— Севастополь: СевНту, 2015. — 161 с.
- •Содержание
- •Архитектура информационных систем и
- •Классификация информационных систем
- •Определение и общая характеристика архитектуры ис
- •Двухуровневая файл-серверная архитектура ис
- •Клиент-серверная двухуровневая архитектура ис
- •Переходная архитектура информационныхьсистем
- •Трехуровневая клиент-серверная архитектура
- •1.7. Архитектура распределенных информационных систем и Web-приложений
- •2. Архитектура и функционирование серверных и клиентских компьютеров
- •Обобщенная структурная схема компьютера
- •2.2. Неймановская и гарвардская архитектуры компьютеров
- •2.3. Форматы машинных слов и система команд эвм
- •Cisc- и risc-процессоры
- •3. Архитектура универсальных процессоров информационных систем
- •3.1. Архитектура однокристального микропроцессора
- •3.2. Структурная схема 8-разрядного однокристального мп
- •3.3. Функционирование и временные диаграммы микропроцессора
- •3.4. Слово состояния цикла процессора и его использование
- •3.5. Система команд 8-разрядного микропроцессора
- •Стек имеет следующие особенности:
- •3.6. Программирование арифметических и логических операций.
- •Команды логических операций.
- •Xri число;
- •Команда исключающего или xra r: (a)(r)a
- •Команды сдвига.
- •Команды передачи управления.
- •3.7. Программирование операций ввода/вывода данных
- •4. Функциональные узлы информационных систем
- •4.1. Шинные формирователи буферные регистры
- •4.2. Программируемый параллельный интерфейс
- •4.3. Программируемый последовательный интерфейс
- •4.4. Программируемый контролер прерываний
- •4.5. Программируемый контроллер прямого доступа к памяти
- •4.6. Программируемый таймер
- •4.7. Подключение клавиатуры и устройств индикации к микро-эвм
- •Организация динамического режима работы дисплея.
- •5. Запоминающие устройства информационных систем
- •5.1. Иерархическая организация памяти компьютера
- •5.2. Основные характеристики полупроводниковых зу
- •5.3. Статические озу с произвольным доступом
- •5.4. Озу динамического типа
- •5.5. Постоянные запоминающие устройства
- •6. Архитектура 16-разрядных процессоров
- •6.1. Линейная и сегментная адресация
- •6.2. Сегментация памяти и вычисление адресов
- •6.3. Архитектура 16-разрядного процессора первого поколения
- •6.4. Регистры процессора Intel 8086
- •6.5. Система команд 16-разрядного процессора первого поколения
- •6.6. Способы адресации памяти и устройств ввода/вывода
- •Table dw 1024, 1048, 2048, 3600 ; Задание таблицы в начале ассемблерной dw 4100, 5000, 600, 2000 ; программы
- •6.7. Структура и функционирование 16-разрядной микро-эвм
- •6.8. Защита памяти в процессорах второго и последующих поколений
- •6.9. Поддержка многозадачности и виртуальной памяти
- •6.10 Архитектура процессоров второго поколения
- •6.11. Программирование 16-разрядных микропроцессоров на Ассемблере
- •Adr dd 10 dup(adr) ; десять полных адресов
- •Все public - сегменты, имеющие одинаковое имя или класс, загружаются компоновщиком в смежные области. Все такие сегменты имеют один общий базовый адрес.
- •6.12. Оформление и размещение в памяти ассемблерных программ
- •7. Параллельные вычислительные системы. Суперкомпьютеры
- •7.1. Типы параллельных вычислительных систем
- •7.2. Системы с общей памятью
- •7.3. Системы с распределённой памятью
- •7.4. Гибридные системы
- •7.5. Суперкомпьютеры
- •8. Архитектура 32-разрядных процессоров
- •8.1. Структурная схема и регистры процессоров
- •8.2. Страничная организация памяти
- •8.3. Суперскалярные и мультискалярные микропроцессоры
- •8.4. Архитектура суперскалярных процессоров типа Pentium
- •9. Архитектура 64-разрядных и многоядерных процессоров
- •9.1. Общая характеристика 64-разрядных процессоров
- •9.2. Процессор Athlon 64
- •9.3 Многоядерные процессоры Athlon 64 и Pentium d9xx
- •9.4. Многоядерные процессоры sparc
- •10. Архитектура персональных компьютеров
- •10.1. Обобщенная структурная схема компьютера
- •10.2. Клавиатура пэвм и ее взаимодействие с процессором
- •10.3. Видеосистема компьютера
- •10.4. Последовательный и параллельный интерфейсы компьютера
- •10.5. Универсальный интерфейс usb
- •10.6. Мультимедийный интерфейс высокого разрешения
- •10.8. Аудиосистема компьютера
- •10.8. Системные платы компьютера
- •Список рекомендованной литературы
2. Архитектура и функционирование серверных и клиентских компьютеров
Обобщенная структурная схема компьютера
Компьютером (цифровой электронно-вычислительной машиной — ЭВМ), называется цифровая программно управляемая система, содержащая взаимосвязанные между собой процессор (П), запоминающее устройство (ЗУ), устройства ввода и вывода и программное обеспечение, предназначенная для арифметической и логической обработки и отображения данных. Процессор в свою очередь состоит из арифметико-логического устройства (АЛУ) и устройства управления (УУ).
Под архитектурой компьютера в общем случае понимают концептуальную структуру вычислительной машины, определяющей способы преобразования и обработки информации, принципы взаимодействия технических средств и программного обеспечения. В более подробную характеристику архитектуры входят структурная схема ЭВМ, средства и способы доступа к функциональным элементам схемы компьютера, организация и разрядность шин и интерфейсов ЭВМ, набор и доступность внутренних регистров, организация памяти и способы её адресации, набор и формат машинных команд процессора, способы представления и форматы данных, правила обработки прерываний.
Обобщенная структурная схема ЭВМ изображена на рисунке 2.1.
-
Рисунок 2.1 – Обобщенная структурная схема ЭВМ
Процессор (П) - часть ЭВМ для выполнения операций обработки данных. Процессор состоит из операционного блока - арифметико-логического устройства (АЛУ), устройства управления, регистров промежуточного хранения и шин сопряжения.
Отдельные составные части ЭВМ соединяются между собой группами линий одного функционального назначения – шин, по которым передаются управляющие сигналы, данные и команды.
Устройства ввода предназначаются для занесения программы и входных данных в ЭВМ. Устройствами ввода-вывода могут быть, например, клавиатура, накопитель на магнитном диске, сканер, модем и др.
Память ЭВМ предназначена для хранения кодов программ, входных и выходных данных, результатов расчетов и промежуточных данных вычислений. Такая память называется оперативной (ОЗУ), поскольку функционирование ЭВМ определяется программой, хранимой в этом же запоминающем устройстве. Информация в ОЗУ хранится в виде отдельных слов, которые имеют размерность от 8 до 64 двоичных разрядов.
АЛУ (операционный блок) предназначен для выполнения в соответствии с программой, хранимой в памяти, арифметических, логических и сдвиговых операций над данными, находящимися в этой же памяти. Арифметическое устройство состоит обычно из накапливающего сумматора, регистров общего назначения, дешифраторов и других логических схем. Основной частью АЛУ является сумматор, поскольку все арифметические операции в процессоре выполняются посредством операций сложения или вычитания.
Арифметическое устройство (АЛУ) функционирует непосредственно под воздействием устройства управления (УУ). Оно может обрабатывать информацию последовательно, параллельно, либо параллельно-последовательно. АЛУ осуществляет операции, как правило, только над двумя числами (операндами). Если потребуется выполнить операции с большим количеством чисел, то применяется несколько циклов.
Устройство управления (УУ) в соответствии с алгоритмом, определяемым схемой этого устройства, последовательно производит выборку из ОЗУ отдельных команд программы и затем в соответствии с полученными командами вырабатывает управляющие сигналы, которые управляют составными частями ЭВМ. УУ организует также работу устройств ввода/вывода компьютера. Схемотехнически УУ содержит генераторы тактовых сигналов, счетчики, регистры, дешифраторы и различные комбинационные логические схемы.
Устройство вывода (печатающее устройство, графопостроитель, дисплей, и др.) обеспечивают перевод полученных результатов вычислений в форму, удобную для восприятия человеком, а также осуществляют документирование данных.
Функционирование компьютера в упрощенном виде можно описать следующим образом. После включения питания устройство управления процессора отправляет по шине адреса на ОЗУ определенный (на стадии проектирования компьютера) номер ячейки памяти, в которой хранится первая команда программы управления работой компьютера. Затем устройство управления генерирует сигнал чтения памяти, по получении которого ОЗУ выставляет на шину код первой команды. Устройство управления процессора фиксирует этот код в регистре команды, дешифрирует ее и вырабатывает последовательность управляющих сигналов, требуемых для выполнения данной команды арифметико-логическим устройством. По завершении выполнения первой команды устройство управления формирует адрес следующей ячейки памяти и процесс получения и выполнения очередной команды повторяется. Команды управляют не только обработкой данных, но и вводом и выводом информации. Процесс чтения и выполнения команд циклически повторяется до получения команды останова.
